位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第602页 > ICS8432BK-51 > ICS8432BK-51 PDF资料 > ICS8432BK-51 PDF资料2第2页
初步
集成
电路
系统公司
ICS8432-51K
700MH
Z
, C
RYSTAL
-
TO
-3.3V
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
M分频器和N分频器输出到一个特定的默认状态下，将
自动出现在上电期间。测试输出为低电平
在并行输入模式下操作时。关系BE-
补间的VCO频率的晶振频率和
M分频的定义如下：为fvco =值为fXTAL ×M个
M值和M 0的通M8的所需的值示
在表3B中，可编程的VCO频率函数表。
有效的M值为其PLL将实现锁定为25MHz的
参考被定义为10
≤
M
≤
28.频出DE-是
判罚如下： FOUT = FVCO =值为fXTAL ×M的
N
N
发生串行操作时nP_LOAD为高和S_LOAD是
低。该移位寄存器是通过采样S-DATA的比特加载
与S_CLOCK的上升沿。换档稳压的内容
存器被加载到M个分频器和N个输出分频器时
S_LOAD转变，从低到高。在M鸿沟和N输出
放鸿沟值锁存高至低跳变
S_LOAD 。如果S_LOAD被拉高，在S-DATA输入数据
直接传递到M分频器和N分频器输出的每个利培
荷兰国际集团S_CLOCK的边缘。在串行模式可以用来编程
所述M和N位测试位T1和T0的。内部寄存器T0
和T1确定的测试输出的状态如下：
T1
0
0
1
1
T0
0
1
0
1
测试输出
低
S-DATA ，移位寄存器输入
M个分频器输出
CMOS的F out
F
UNCTIONAL
D
ESCRIPTION
注：下面的功能说明操作说明
对您使用25MHz的晶振。为有效的PLL环路分频器的值
不同的晶体或输入频率的输入定义
频率特性，表5 ，注： 1 。
该ICS8432-51K具有完全集成的PLL ，因此
无需外部元件设置环路带宽。
一个基本的晶体被用作输入到芯片上的振荡器
器。振荡器的输出被馈送到相位检测器。
25MHz晶体提供了25MHz的鉴相器参考
频率。 PLL的压控振荡器工作在250MHz的范围内的
达到700MHz 。 M个除法器的输出也被施加到
相位检测器。
相位检测器和M个分频器力VCO的输出频率
昆西为M倍，通过调整基准频率
VCO控制电压。需要注意的是对于M的某些值（要么太
高或过低）时，PLL将不实现锁定。的输出
压控振荡器由分离器被发送到每个LVPECL的前缩放
输出缓冲器。除法器提供了一个50 ％的输出占空比。
在ICS8432-51K支持两个可编程功能
输入模式进行编程并购分频器和N分频器的输出。该
两个输入操作模式是并行和串行。
图1
示出了每种模式的时序图。在并行模式下，在
nP_LOAD输入最初为低电平。通过对输入M0数据
M8和N0和N1被直接传递到M分频器和
N个输出分频器。在nP_LOAD的低到高的转变
输入时，数据被锁存，对M分频器保持加载，直到
上nP_LOAD或直至串行事件的下一个低的跳变OC-
小人。其结果是， M和N位可被硬连线到设置
S
ERIAL
L
OADING
S_CLOCK
S-DATA
T1
T0
H
* NULL
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
t
S_LOAD
S
t
nP_LOAD
t
S
P
ARALLEL
L
OADING
M0 ： M8 ， N0 ： N1
M，N
nP_LOAD
t
S
t
H
时间
F
IGURE
1. P
ARALLEL
＆放大器; S
ERIAL
L
OAD
O
PERATIONS
*注意：
空时隙定时必须遵守。
8432BK-51
www.icst.com/products/hiperclocks.html
2
REV 。一个2004年3月22日
