位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第646页 > ICS8430BYI-71 > ICS8430BYI-71 PDF资料 > ICS8430BYI-71 PDF资料1第6页
初步
集成
电路
系统公司
ICS8430BI-71
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
I
覆盖整个院落
/
LVCMOS-
TO
-3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
测试条件
最低
12
12
典型
最大
27
27
50
5
单位
兆赫
兆赫
兆赫
ns
T
ABLE
5. I
NPUT
C
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
TEST_CLK ;注1
XTAL_IN ， XTAL_OUT ;
注1
S_CLOCK
TEST_CLK
f
IN
输入频率
t
r_INPUT
输入上升时间
注1 ：对于输入晶体参考频率范围内， M值必须为内的操作设置VCO
250MHz的700MHz的到的范围。使用12MHz的最小输入频率，男的有效值为167
≤
M
≤
466.
使用的27MHz的最大频率，男的有效值为75
≤
M
≤
207.
T
ABLE
6. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
12
测试条件
最低
典型的最大
27
50
7
1
单位
兆赫
Ω
pF
mW
基本
T
ABLE
7. AC - C
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
F
最大
t
JIT （ CC ）
t
JIT （ PER ）
t
SK （ O）
t
R
/ t
F
t
S
参数
输出频率
周期到周期抖动;注： 1 ， 3
周期抖动， RMS ;注1
输出偏斜;注2 ， 3
输出上升/下降时间
M，N为nP_LOAD
建立时间
S-DATA为S_CLOCK
S_CLOCK到S_LOAD
M，N为nP_LOAD
t
H
保持时间
S-DATA为S_CLOCK
S_CLOCK到S_LOAD
ODC
输出占空比
N
≠
1
N=1
20 ％至80％
200
5
5
5
5
5
5
48
45
52
55
1
fOUT的> 87.5MHZ
fOUT的< 87.5MHZ
测试条件
最低
典型
最大
700
25
40
9.5
15
700
单位
兆赫
ps
ps
ps
ps
ps
ns
ns
ns
ns
ns
ns
%
%
ms
PLL锁定时间
t
LOCK
参见参数测量信息部分。
注1 ：使用XTAL输入抖动性能。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
8430BYI-71
www.icst.com/products/hiperclocks.html
6
REV 。一2006年2月17日
