集成
电路
系统公司
ICS843-75
75MH
Z
， LVCMOS ， LVPECL
D
UAL
O
安输出
O
SCILLATOR
水晶，请参阅应用笔记，
水晶时序预算
和FemtoClock 精确度
.
F
Characteristic低频
S
盈利能力
如下图所示的表格提供了SE-一个基本方针
lecting满足时序预算中适当石英晶体
为± 100ppm的。有关选择合适的更多信息
参数
频率容差
频率稳定度
老化10年
ICS振荡器的精度
负载电容精度
总总定时误差
典型
±30
±30
单位
PPM
PPM
PP米
PPM
PP米
PPM
±15
±10
±3
±88
T
发芽
为
3.3V LVPECL
安输出
驱动50Ω传输lines.Matched阻抗技术
应使用以最大化操作次数最小化
信号失真。
图2A和2B
显示两个不同的布局
这些建议仅作为指导。其它合适的时钟
布局可能存在，它会建议董事会
设计师模拟，以保证兼容所有印刷
电路和时钟组件的工艺变化。
下面示出的时钟布局拓扑结构是一个典型的终止
对于LVPECL输出。提到的两个不同的布局是
建议仅作为指导。
FOUT和nFOUT低阻抗跟随输出，
产生ECL / LVPECL兼容的输出。因此，端端接
荷兰国际集团电阻器（直流电流路径接地）或电流源
必须用于功能性。这些输出被设计成
Z
o
= 50Ω
FOUT
鳍
3.3V
125Ω
Z
o
= 50Ω
125Ω
Z
o
= 50Ω
50Ω
1
RTT =
Z
((V
OH
+ V
OL
) / (V
CC
– 2)) – 2
o
50Ω
V
CC
- 2V
RTT
FOUT
鳍
Z
o
= 50Ω
84Ω
84Ω
F
IGURE
2A 。 LVPECL
安输出
T
发芽
F
IGURE
2B 。 LVPECL
安输出
T
发芽
843AG-75
www.icst.com/products/hiperclocks.html
7
REV 。一2006年1月9日
