位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第964页 > ICS83940DYI-01LF > ICS83940DYI-01LF PDF资料 > ICS83940DYI-01LF PDF资料2第10页
初步
集成
电路
系统公司
ICS83940I-01
L
OW
S
KEW
, 1-
TO
-18
LVPECL-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
这里仅是例子。如果驱动程序是从其他供应商，
使用他们的终端建议。请咨询
驱动组件的供应商以确认驾驶员之三
mination要求。
LVPECL
LOCK
I
NPUT
I
覆盖整个院落
在PCLK / nPCLK接受LVPECL ， CML ， SSTL等
差分信号。双方V
摇摆
和V
OH
必须满足V
PP
和V
CMR
输入要求。
图2A至2E
显示接口
示例， HiPerClockS PCLK / nPCLK输入的驱动
最常见的驱动程序类型。输入接口建议
3.3V
3.3V
2.5V
2.5V
3.3V
R3
120
SSTL
ZO = 60欧姆
PCLK
R4
120
3.3V
R1
50
R2
50
PCLK
CML
ZO = 50欧姆
ZO = 60欧姆
ZO = 50欧姆
NPCLK
HiPerClockS
PCLK / nPCLK
R1
120
R2
120
NPCLK
HiPerClockS
PCLK / nPCLK
F
IGURE
2A 。
I
P
ER
C
LOCK
S PCLK /
N
我PCLK
NPUT
D
四分五裂
通过
CML
河
F
IGURE
2B 。
I
P
ER
C
LOCK
S PCLK /
N
我PCLK
NPUT
D
四分五裂
通过
SSTL
河
3.3V
3.3V
3.3V
3.3V
3.3V
R3
125
R4
125
PCLK
3.3V
ZO = 50欧姆
LVDS
R5
100
ZO = 50欧姆
C1
R3
1K
R4
1K
PCLK
C2
ZO = 50欧姆
NPCLK
LVPECL
R1
84
R2
84
HiPerClockS
输入
ZO = 50欧姆
NPCLK
HiPerClockS
PCL K / N PC LK
R1
1K
R2
1K
F
IGURE
2C 。
I
P
ER
C
LOCK
S PCLK /
N
我PCLK
NPUT
D
四分五裂
通过
3.3V LVPECL
河
F
IGURE
2D 。
I
P
ER
C
LOCK
S PCLK /
N
我PCLK
NPUT
D
四分五裂
通过
3.3V LVDS
河
3.3V
3.3V
3.3V
3.3V LVPECL
ZO = 50欧姆
C1
R3
84
R4
84
PCLK
ZO = 50欧姆
C2
NPCLK
HiPerClockS
PCLK / nPCLK
R5
100 - 200
R6
100 - 200
R1
125
R2
125
F
IGURE
2E 。
I
P
ER
C
LOCK
S PCLK /
N
我PCLK
NPUT
D
四分五裂
通过
3.3V LVPECL
河流
AC - C
OUPLE
83940DYI-01
www.icst.com/products/hiperclocks.html
10
REV 。一个2004年3月1日
