位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第919页 > ICS83948I-147 > ICS83948I-147 PDF资料 > ICS83948I-147 PDF资料1第5页
集成
电路
系统公司
ICS83948I-147
L
OW
S
KEW
, 1-
TO
-12
D
。微分
-
TO
-LVCMOS / LVTTL F
ANOUT
B
UFFER
测试条件
最低
典型
最大
350
4.2
4.4
160
2
0.1
40
1.0
60
5
单位
兆赫
ns
ns
ps
ns
ns
%
ns
ns
ns
ns
ns
ns
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDO
= 2.5V ±5％ ，T
A
= -40°
TO
85°
符号参数
f
最大
输出频率
t
PD
传播
延迟;
CLK ， NCLK ;
注1
LVCMOS_CLK ;
注2
f
≤
350MHz
f
≤
350MHz
测量
边@V上升
DDO
/2
测量
边@V上升
DDO
/2
0.6V至1.8V
≤为150MHz ，参考值= CLK ， NCLK
1.5
1.7
t
SK （ O）
t
SK （PP）的
t
R
/ t
F
ODC
t
PZL
, t
PZH
t
PLZ
, t
PHZ
输出偏斜;注3 ，第7
帕吨至帕吨倾斜;注： 4,7
输出上升/下降时间
输出占空比
输出使能时间;注5：
输出禁止时间;注5：
5
CLK_EN到
1
时钟使能
CLK ， NCLK
t
S
建立时间;
CLK_EN到
注6
0
LVCMOS_CLK
CLK ， NCLK到
0
时钟使能
CLK_EN
t
H
保持时间;
LVCMOS_CLK
注6
1
到CLK_EN
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注3 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注4 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注5 ：这些参数由特性保证。在生产中测试。
注6 ：建立和保持时间是相对于输入时钟的上升沿。
注7 ：该参数定义符合JEDEC标准65 。
83948AYI-147
www.icst.com/products/hiperclocks.html
5
REV 。 B 2005年11月21日
