ICS601-02

低相位噪声时钟乘法器

描述

该ICS601-02是一种低成本，低相位噪声，高

高性能时钟合成器的任何应用程序，

需要低相位噪声和低抖动。该ICS601是

ICS “最低相位噪声倍频。使用ICS的专利

模拟和数字锁相环（ PLL）的

技术，芯片接受10-27 MHz晶体或

时钟输入，并且产生输出时钟高达170

兆赫在3.3 V.独立的电源引脚提供使

输出可以是2.5V。

该产品是用于时钟生成。它具有低

输出抖动（变化在输出期间），但输入到

输出偏移和抖动都没有定义，也没有保证。

对于需要定义输入输出的应用

定时，使用ICS670-01 。

特点

16引脚SOIC封装（无铅）

使用基本的10 - 27 MHz晶振或时钟

专利PLL最低相位噪声

输出时钟高达170 MHz的3.3 V

低相位噪声： -132 dBc的/赫兹在10千赫

输出使能功能的三状态输出

低抖动 - 18 ps的1西格玛

25 mA驱动全摆幅CMOS输出

在TTL电平的能力

先进的，低功耗，亚微米CMOS工艺

工业级温度

3.3 V或5 V核心VDD 。输出时钟可以操作

下降到2.5伏

框图

VDD

VDDP

参考

DIVIDE

相

比较

收费

泵

环

滤波器

VCO

产量

卜FF器

CLK

X1/ICLK

水晶

振荡器

X2

基于ROM

乘

VCO

DIVIDE

选购水晶

电容器

需要

准确

调音

（未示出）的

MDS 601-02

GND

S3 S2 S1 S0

OE

1

修订版111204

集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com