ICS552A-01
振荡器，乘法器和缓冲区有8个输出
外部元件
系列终端电阻
时钟输出走线超过一英寸应该用系列
终止。以系列终止50Ω迹线（一
常用的走线阻抗） ，放置一个33Ω的电阻
串联在时钟线，尽量靠近时钟输出
销越好。时钟的标称阻抗
输出为20Ω 。
PCB布局建议
为确保最佳的设备性能和最低的输出
相位噪声，遵循以下原则应该是
观察到。
1 ）每一个0.01μF去耦电容应
安装在电路板的元件侧靠近
VDD引脚越好。没有通孔，应使用
之间的去耦电容和VDD引脚。在PCB
跟踪到VDD引脚应保持尽可能的短，
如要通过PCB走线到地面。
2）外部晶振应安装就在旁边
该设备具有短的走线。 X1和X2的痕迹
不应该被路由成彼此相邻以最小
空间，相反，他们应该分开并远离
其他痕迹。
3 ）为了减少EMI，在33Ω串联端接电阻
（如果需要的话）应放置在靠近给时钟输出。
4）优化布局之一，在所有组件
电路板的同一侧，通过其他最大限度地减少通孔
信号层。
去耦电容
对于任何高性能的混合信号IC，该
ICS552A - 01必须从系统电源隔离
电源噪声，以达到最佳性能。
0.01μF的去耦电容必须连接
每个VDD和GND引脚4和6 ，和16之间
和14.其他VDDS和GNDS可以连接到
这些引脚或直接到它们各自的接地平面。
晶体负载电容
该器件晶振连接应包括垫
小电容器从X1到地面和从X2到
地面上。这些电容器用于调节的杂散
电路板的电容相匹配的名义上
所需的晶体负载电容。由于负载
电容只能在此修整增加
过程中，要保持杂散电容到是很重要的
最低用很短的PCB走线（无孔）
一直晶体和器件。水晶电容必须
从各引脚X1和X2到地面的连接。
这些水晶瓶盖的值（单位为pF ）应该等于
(C
L
-12 pF的）* 2 。在这个方程，C
L
=晶体负载
电容的单位为pF 。例如：对于一个18 pF的晶体
负载电容， 2个12 pF的电容应
使用。对于一个时钟输入，将其连接X1 / ICLK离开
X2悬空（浮动） 。
MDS 552A -01 B
集成电路系统公司
●
7
525马街，圣何塞，加利福尼亚95126
●
修订版010906
电话：（ 408 ） 297-1201
●
www.icst.com
