位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第381页 > ICS43004AI04L > ICS43004AI04L PDF资料 > ICS43004AI04L PDF资料1第8页
集成
电路
系统公司
ICS843004I-04
F
EMTO
C
锁
C
RYSTAL
/ LVCMOS-
TO
-
3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
匹配的阻抗的技术，应使用为最大，
迈兹工作频率，并尽量减少信号失真
化。
图4A和4B
显示两个不同的布局哪些
建议仅作为指导方针。其它合适的
时钟布局可能存在，它将被推荐
该电路板设计模拟，以确保相容
在所有的印刷电路和时钟组件亲ibility
塞斯的变化。
T
发芽FOR
3.3V LVPECL
安输出
下面示出的时钟布局拓扑结构是一个典型的三 -
mination的LVPECL输出。这两种不同的布局
上述建议仅作为指导方针。
FOUT和nFOUT是低阻抗输出的追随者
产生ECL / LVPECL兼容的输出。 There-
脱颖而出，终端电阻（直流电流的接地路径）
或电流源，必须使用功能。这些
输出设计用于驱动50Ω传输线。
3.3V
Z
o
= 50Ω
FOUT
鳍
125Ω
Z
o
= 50Ω
FOUT
50Ω
50Ω
V
CC
- 2V
RTT
125Ω
Z
o
= 50Ω
鳍
1
RTT =
Z
((V
OH
+ V
OL
) / (V
CC
– 2)) – 2
o
Z
o
= 50Ω
84Ω
84Ω
F
IGURE
4A 。 LVPECL
安输出
T
发芽
F
IGURE
4B 。 LVPECL
安输出
T
发芽
843004AGI-04
www.icst.com/products/hiperclocks.html
8
REV 。一2006年2月15日
