ICS1532
110 MH
Z
T
RIPLE
8-
位
ADC
同
C
LOCK
G
enerator
第1章
摘要
在ICS1532的心脏是控制电压
振荡器（VCO） 。 VCO的速度是由控
电压的环路滤波器。此电压将描述
在本节后面。
该ICS1532是捕捉模拟的理想设备
从个人计算机或其它来源的成RGB
在数字域进行显示的数字设备，例如上
作为液晶显示面板。在ICS1532设备内部包含
是下面的块来实现：
\u003c主
PLL -
重新生成所需的采样时钟
模拟量输入数据
DPA
-
调整取样时钟的相位。
夹 - 控制ADC的零码值。
放大器 - 控制ADC的满量程码值。
μAdc
-
三个ADC将模拟输入到
数字化。
I2C - 标准I
2
C总线用于控制设备
POR - 上电复位I2C接口
Two
扩频实用的PLL -
对于产生
任何其它的时钟所需要的系统。
1.2 VCO分频器（ VCOD ）
VCO的时钟输出通过所述第一传递
VCO分频器（ VCOD ） 。该VCOD允许压控振荡器
以更高的速度比所需的输出操作
时钟。
注意：
在正常，锁定操作VCOS有
上的输出时钟的速度没有影响，只对
VCO频率。
1.3动态相位调整（ DPA ）
该VCOS的输出，然后通过发送
动态相位调整（ DPA）的相位调整
也是12位的内部反馈分频器。该
反馈分频器控制多少个时钟都见过
在输入的参考的每一个周期。
1.4反馈分频器（ FBD ）
反馈分频器输出是4 CLK宽信号
所谓ADCSYNC 。该ADCSYNC信号对齐
与该输出时钟，并旨在用于由
该系统中，以替换所述HSYNC的输入，
这是不确定的质量，并且不对准
输出时钟。
1.1主要锁相环（ PLL ）
主要PLL-
主PLL ，用于重新生成
需要时钟正确采样输入的模拟
信号。
图1-1
简化的PLL示意图
1.5相位频率检测器（PFD ）
该相位频率检测器（PFD ），那么比较
ADCSYNC到所选择的输入HSYNC和控制
通过启用和禁用的电荷的过滤器电压
泵。电荷泵具有可编程电流
开车并提供和吸收电流为适当
保持输入HSYNC和ADCSYNC输出
对齐。
在PFD的HSYNC输入由一个条件
高性能施密特触发器。这个预处理
水平同步信号，称为REF时，被提供为清洁
具有短过渡时间的基准信号可以是
输出引脚112 。
1.6 OSC输入
高频振荡器输入引脚，具有7位用户
可编程除法器，也可以选择为循环
输入。该选项允许从操作回路
MDS 1532摹
3
www.idt.com
修订版060804
