ADP3189
工作原理
该ADP3189集成了多模，固定频率PWM
控制与多相逻辑输出，用于在使用2- ， 3-，4-，和
5相同步降压CPU核心供电的电源转换器。
内部VID DAC的设计与Intel的接口
8位VRD / VRM 11-和7位VRD / VRM 10X兼容
的CPU。多相操作是用于生产中的重要
大电流，低电压当今microproc-要求
essors 。处理高电流的单相转换器
放置在部件高的热需求的系统，
如电感器和MOSFET 。
该ADP3189的多模控制，确保了稳定，
为以下高性能拓扑：
平衡各相之间的电流和散热
在尽可能低的开关高速响应
频率和输出去耦
通过使用较低的温度降至最低的开关损耗
工作频率
精确的负载线性调整率和精确度
从具有最多5相操作的高电流输出
降低输出纹波由于多相取消
PC板布局抗噪声能力
易用性和设计的，由于独立分量
选择
灵活的操作剪裁设计，成本还是低
高性能
VR就绪
（ ADP3189 PWRGD ）
50μs
中央处理器
VID输入
VID无效
TD5
05626-008
12V
供应
UVLO
门槛
VTT I / O
（ ADP3189 EN ）
0.85V
延迟
V
DELAY （ TH ）
(1.7V)
1.0V
SS
V
BOOT
(1.1V)
TD3
V
VID
VCC_CORE
TD1
V
BOOT
(1.1V)
V
VID
TD4
TD2
VID VALID
图8.系统启动顺序
相位检测序列
在启动过程中，运营阶段和数量的
相位关系，由内部电路确定MONI-
toring PWM输出。正常情况下， ADP3189操作为
5相PWM控制器。连接PWM5引脚接VCC
方案4相操作，并连接PWM5销
和PWM4引脚与VCC方案3相操作。为
两相操作，连接PWM5 ， PWM4和PWM3
至VCC。
之前的软启动，而EN为低时， PWM3 ， PWM4 ，并
PWM5销沉约100 μA 。内部compara-
器会检查每个引脚的电压与3.15 V的门槛如果引脚
是连接到VCC ，它高于阈值。否则，一个内部
电流吸收器拉动连接到GND ，它低于阈值。
PWM1和PWM2的相位检测间隔期间低，
这期间，内部的第一5个时钟周期发生
振荡器。此时间之后，如果剩余的PWM输出
不拉至VCC，则100 μA的电流吸收器被除去，并
他们作为正常的PWM输出。如果它们被拉到
VCC时， 100微安的电流源被去除，并输出
被置于高阻抗状态。
PWM输出用于驱动逻辑电平器件
外部栅极驱动器，如ADP3120 。由于每个相位是
独立监控，操作接近100 ％占空比
周期是可能的。此外，多于一个的输出可以在被上
同时，允许重叠的相位。
启动顺序
该ADP3189如下所示的VR11启动序列
图8.后既EN和UVLO条件得到满足，
在DELAY引脚经过一个周期（ TD1 ） 。经过这个循环中，
内部振荡器启用。第5个时钟周期是
从PWM输出消隐和用于相位检测
在相位检测序列部分解释。然后，将
软启动斜坡被启用（ TD2 ），并且输出过来对
启动电压为1.1伏。引导保持时间是由确定的
DELAY脚，因为它经历了一个第二个周期（ TD3 ） 。中
TD3中，处理器VID针脚沉淀到所需的VID码。
当TD3结束后， ADP3189软起动向上或向下
最后的VID电压（ TD4 ） 。 TD4已经完成之后和
PWRGD上掩蔽时间（等于VID上飞掩蔽）是
完成后，在延时引脚第三坡道设置PWRGD
消隐（ TD5 ） 。
第0版|第12页36
