位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1255页 > ADC081500CIYB > ADC081500CIYB PDF资料 > ADC081500CIYB PDF资料1第20页
ADC081500
1.0功能描述
1
1
1
1
1
1
1
1
0
0
1
1
0
1
0
1
Ch
Dh
Eh
Fh
（续）
9位
表3.注册地址
（续）
版权所有
版权所有
版权所有
版权所有
OV ：输出电压。该位决定
LVDS输出“电压的幅值和具有与
是，用于在相同的功能OUTV销
正常控制模式。当此位被设置
710为1b时，标准输出振幅
mV
P-P
被使用。当此位被设置为0B时，
510 mV的输出减少幅度
P-P
is
使用。
POR状态： 1B
OE ：输出边沿。该位选择DCLK
缘与在该数据字转换
在SDR模式中，并且具有相同的效果
该OutEdge销在正常控制模式。
当该位为1 ，数据输出改变
用DCLK +的上升沿。当此位
为0时，输出数据的改变与下落
DCLK +的边缘。
POR状态： 0B
必须被设置为1b 。
输入失调
1.4寄存器描述
三只写寄存器提供了多种控制和反对
在扩展控制模式的配置选项。这些寄存器的
存器没有任何效果时，该设备是在普通
控制模式。下面还显示了每个寄存器的描述
每个控制位的上电复位（ POR ）状态。
配置寄存器
地址： 1H （ 0001B ）
D15
1
D7
1
15位
14位
13位
12位
D14
0
D6
1
D13
1
D5
1
D12
D11
W表示只（ 0xB2FF ）
D10
NDE
D2
1
D9
OV
D1
1
D8
OE
D0
1
8位
DCS DCP
D4
1
D3
1
第7位： 0
必须设置为1b
必须被设置为0b
必须设置为1b
DCS ：占空比稳定器。当该位为
设定为1b，一个占空比stabilzation电路是
施加到该时钟输入端。当此位被设置
为0b的stabilzation电路被禁用。
POR状态： 1B
DCP ： DDR时钟相位。该位只有一个
在DDR模式的影响。当此位被设置
为0b ， DCLK的边缘被时间对齐
数据总线边缘（ "0 Phase" ） 。当此
位被设置为一个1b中， DCLK的边缘被放置
在数据位单元的中间（ "90
Phase" ） 。
POR状态： 0B
NDE ： DDR启用。当此位被设置为0b ，
数据总线时钟遵循DDR （双
数据速率）模式，从而将一个数据字是
用的每个上升沿和下降沿输出
DCLK 。当此位被设置为一个1b中，数据总线
时钟下面的SDR （单倍数据速率）
模式，从而每个数据字的输出与
上升或下降沿DCLK的边缘，如
由OutEdge位决定。
POR状态： 0B
地址： 2H （ 0010B ）
D15
（MSB）
D7
标志
位15：8
D6
1
D5
1
D14
D13
D12
D11
W表示只（ 0X007F ）
D10
D9
D8
（ LSB ）
D2
1
D1
1
D0
1
偏移值
D4
1
D3
1
11位
输入偏移值。输入的偏移量
ADC的线性和单调调整
通过在此字段中的值。 00H提供
标称零点偏移，而FFH提供
标称45 mV的偏移量。因此，每个码
步骤提供偏移0.176毫伏。
POR状态： 0000 0000 B
符号位。 0B给予正面偏置，使1B
负偏移。
POR状态： 0B
必须设置为1b
第7位
10位
位6 ： 0
www.national.com
20
