HT82A525R
I / O型USB 8位OTP单片机SPI
如果PDMA位被清零，并在MISC寄存器的SDMAEN位被置高，则
串行DMA功能将被启用。在SPI1或SPI2的SBDR2数据的SBDR1数据，
通过在MISC寄存器的SDMSEL位选中，将被写入FIFO3 。
串口的DMA
在串行DMA模式， SPI1或SPI2的数据，通过SDMASEL位选择，可以写入FIFO3
直接。
SCLK为销与PB0引脚共享并用作时钟输出的串行或并行的DMA功能。
时钟输出功能由SCLKEN和CLKAUTOB位在CLK寄存器控制。
时钟输出频率，（12 ，16，24 ，6， 8,4 ，3，2兆赫） ，选择由FSCLK由配置
选项。
如果SBEN ， SDMAEN比特被设置为高，并且PDMA被清零， SPI接口的DMA将
进入主模式，并开始发出SCK时钟。如果SPI工作在主机模式，用于
作为接收器， SCK时钟会自动在FIFO3已满，将再次重新启动停止
当FIFO3不饱满。如果SPI处于从模式，并作为接收器，如果FIFO3满了，
SPI将停止接收数据。这将再次重新启动，如果FIFO3没有满。在SCK的频率是
使用在SBCR寄存器中正， M1和M0位选择。需要注意的是在SCK时钟输出会
停止在低电平，如果CPOL位被设置为高，并停止在一个较高的水平，如果CPOL位被清零。
每一个SPI接口，可同时支持主模式或从模式DMA 。 SPI的DMA的方向是
由SETIO3位决定。 8 ，16，32或64个字节对应的缓冲器大小由下式确定
位DLEN 0 1通过配置选项。
DMA并行
在并行的DMA模式， HSYNC引脚与PA4共用，将PCLK引脚PA5引脚共用，该
VSYNC与PA0引脚和DMA并行数据D0 D7引脚引脚共用引脚共用
PD0 PD7 。 HSYNC和PCLK用于同步的并行接口引脚的数据
这是与端口D引脚共享
SCLK为销与PB0引脚共享和用作时钟输出的串行或并行的DMA
功能。时钟输出功能由SCLKEN和CLKAUTOB位在CLK控制
注册。 12的时钟输出频率，16，24 ， 6，8，如图4所示， 3个或2兆赫的选择通过FSCLK
配置选项。
并行DMA功能可以在指纹模式或正常模式，这是使用选定的用于
在CLK寄存器中的PDMA_MOD位。
在正常模式下，并行的DMA的VSYNC信号接收到的数据将被忽略。在
指纹模式，有两种帧的像素模式， QVGA模式（ 320×240像素）或CIF
模式（ 352×288像素） 。它们是由在CLK寄存器中的FIG_PIX位选择的。
如果PDMA位被设置为高时，并行的DMA数据将被写入FIFO2的，其尺寸为64x3
字节。只存在一个从机模式的并行DMA和数据长度可以被选择作为5位或
8位通过配置选项。
该FIFO2缓冲将开始接收时HSYNC设置高数据，并停止接收数据时
HSYNC被清零。如果FIFO2不充分和HSYNC被清零，以停止接收数据，
那么FIFO2不应该接受任何输入数据。仅在FIFO2的所接收的数据可以被传递
到端点。直到下一个HSYNC高信号可以FIFO2开始从下一个接收数据
缓冲区。如果FIFO2的所有缓冲区满之前HSYNC有一个下降沿，该接收到的数据应该
被忽略。有两个并行的DMA数据选择，只能或接收奇并行DMA数据
接收所有DMA并行数据，由CLK寄存器中的PDATA_SEL位选中。
修订版1.30
35
2011年1月14日
