GS74116TP/J/U
TSOP -II 256K ×16引脚配置
A
4
A
3
A
2
A
1
A
0
CE
DQ
1
DQ
2
DQ
3
DQ
4
V
DD
V
SS
DQ
5
DQ
6
DQ
7
DQ
8
WE
A
15
A14
A
13
A
12
A
16
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
A
5
A
6
A
7
OE
UB
LB
DQ
16
DQ
15
DQ
14
DQ
13
V
SS
V
DD
DQ
12
DQ
11
DQ
10
DQ
9
NC
A
8
A
9
A
10
A
11
A
17
顶视图
44 PIN
TSOP II
框图
A
0
地址
输入
卜FF器
ROW
解码器
存储阵列
A
17
CE
WE
控制
OE
UB
_____
LB
_____
COLUMN
解码器
I / O缓冲器
DQ
1
DQ
16
冯： 2.02 3/2000
2/14
1999 ，千兆半导体公司
N
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
