GS1532数据表
表1-1 ：引脚说明（续）
针
数
69
名字
PCLK
定时
–
TYPE
输入
描述
并行数据总线时钟
信号电平LVCMOS / LVTTL兼容。
高清20位模式
高清10位模式
SD 20位模式
SD 10位模式
PCLK = 74.25MHz和74.25 / 1.001MHz
PCLK = 148.5MHz或148.5 / 1.001MHz
PCLK = 13.5兆赫
PCLK = 27MHz时
72
锁定
同步
与PCLK
产量
状态信号输出
信号电平LVCMOS / LVTTL兼容。
锁定信号为高电平时该器件具有正确
在SMPTE的方式接收并锁定到SMPTE标准的数据或
在DVB-ASI模式DVB-ASI兼容的数据时，或者当该装置具有
在数据通过模式来实现锁定。
这将是低电平，否则。
73, 74
压控振荡器， VCO
类似物
输入
差分输入的外部VCO的参考信号。对于单端
如GO1555 / GO1525 *设备， VCO应该是交流耦合方式
VCO_GND 。
VCO名义上是1.485GHz 。
*对于新的设计使用GO1555
75
VCO_GND
–
产量
动力
外部压控振荡器的参考地。连接
管脚2,4 ， 6和GO1555 / GO1525的8 * 。该引脚输出。
应当从所有其他理由隔离。
*对于新的设计使用GO1555
76
VCO_VCC
–
产量
动力
电源为外部电压控制振荡器。连接到引脚
该GO1555 / GO1525 7 * 。该引脚输出。
应当从所有其他电源隔离。
*对于新的设计使用GO1555
77
78
79
80
LF
CP_CAP
LB_CONT
CP_GND
类似物
类似物
类似物
–
产量
输入
输入
动力
控制电压施加到外部电压控制振荡器。名义上+ 1.25V
DC 。
PLL锁定时间常数电容连接。通常连接到
VCO_GND通过2.2nF 。
控制电压来设置集成时钟恢复环路带宽。
通常连接到VCO_VDD通过15kΩ的。
接地连接于所述电荷泵。连接到模拟地。
21498 - 8
2007年2月
13 51
