FM24C04C
概观
该FM24C04C是一个串行FRAM存储器。该
存储阵列在逻辑上组织成512 ×8 ，是
使用工业标准的两线访问
界面。 FRAM的功能操作
类似的串行EEPROM 。主要的区别
在FM24C04C和串行EEPROM之间
相同的引脚涉及到其优越的写
性能。
双线接口
该FM24C04C采用双向双线
用几针和小的电路板空间总线协议。
图2示出了典型的系统配置
使用FM24C04C在基于微控制器的
系统。行业标准的两线总线
熟悉多用户，但在本节进行说明。
按照惯例，将数据发送到任何设备
总线发送器，而对于目标设备
这个数据是接收机。正在控制设备
总线是主。主负责
产生的时钟信号执行所有操作。任何
正被控制的总线上的设备是从设备。
该FM24C04C始终是一个从设备。
该总线协议是由过渡态的控制
SDA和SCL信号。有四个条件：
开始，停止，数据位和确认。图3
示指定的四个信号条件
状态。详细时序图中示出
电气规格。
内存架构
当访问FM24C04C ，用户地址
每8个数据位512位置。这些数据位
串行移位。 512地址进行访问
使用两线协议，它包括一个从
处理（以区分其它装置），一个页地址，
和一个字的地址。字地址由8
位指定的256个地址之一。页面
地址是1位，因此有2页，每页256
位置。 9位指定完整地址
独特的每个字节的地址。
在FM24C04C的大部分功能要么是
通过两线接口或控制被处理
自动通过板上的电路。内存
读出或写入在两线总线的速度。
不象一个EEPROM ，它是没有必要的轮询
设备的就绪状态，因为写操作发生在公交车
速度。即，通过在时间的新的总线事务可以
被移入部分，写操作将是
完整的。此作更详细的说明
下面的接口部分。
用户可以期待几个明显的系统优势
从FM24C04C由于其快速的写入周期和
与EEPROM相比，高耐用性。
不过，也有不太明显的好处。为
例如，在高噪声环境中，快写
操作不易受腐败比
由于EEPROM被迅速地完成。相比之下
一个EEPROM需要毫秒写的是
容易受到噪声中多循环。
注意， FM24C04C不包含功率
不是一个简单的内部其它管理电路
上电复位。这是用户的责任，以确保
即V
DD
是数据表的公差，以防止内
不正确的操作。
VDD
R
民
= 1.8千欧
R
最大
= t
R
/C
公共汽车
微控制器
SDA
SCL
SDA
SCL
VDD
FM24C04C
A1 A2
FM24C04C
A1 A2
图2.典型系统配置
修订版1.1
2011年6月
第12页3
