恩智浦半导体
SAA7108AE ; SAA7109AE
HD- CODEC
举例设置同步表
- 续
评论
空（等同于同步电平为低电平）
插入是活动的，增益信号被相应地调整
表9 。
80 00
序列（十六进制）
写入子地址DCH
0B
8.18 I
2
C- BUS接口
在我
2
C总线接口是一个标准的从收发器，支持7位从地址
和400 kbit / s的保证传输速率。它使用8位的子地址有
自动增量功能。所有寄存器都是写和读，除了2只读状态
字节。
该寄存器的位图包括一个RGB的查找表（LUT） ，一个光标的位图，并
控制寄存器。该LUT包含256个字节，其中每个RGB三元组是三家银行
分配给一个地址。因此，一个写访问需要的LUT的地址和三个数据
字节以下的子地址FFH 。如需进一步的写访问自动递增的LUT的
地址的处理。光标的位图的访问是类似的LUT存取，但包含
每个地址只有一个字节。
在我
2
C总线的从机地址是德网络定义为88H 。
8.19掉电模式
为了降低功耗，在SAA7108AE ; SAA7109AE支持
2掉电模式，通过我访问
2
C总线。模拟掉电模式
（ DOWNA = 1）关断所述数字 - 模拟转换器和像素时钟合成器。
数字掉电模式（ DOWND = 1 ）关闭所有的内部时钟和设置
数字输出为低电平，除了我
2
C总线接口。该IC保持其编程和
仍然可以在此模式下访问，但不是所有的寄存器都可以被读取或写入。
读取或写入到该查找表中，光标和高清同步发生器需要
有效像素时钟。在全功率下的典型电源电流大约为5 mA的电流。
因为模拟掉电模式下关闭像素时钟合成器，有
限制在一些应用中。如果不存在的像素时钟， IC不能够设置其
输出为LOW 。所以，在大多数情况下， DOWNA和DOWND应被设置为逻辑1时
同时。如果EIDIV位为逻辑1时，应当掉电前设置为逻辑0 。
8.20编程的视频编码器的图形获取的定标器
编码器部分需要在它的模拟输出为提供连续的数据流
以及从数据源接收数据的连续流。因为没有
帧存储器分离的数据流，限制适用于将输入帧定时。
编码器部分的输入和输出的处理仅通过垂直耦合
频率。在主控模式下，编码器提供了一个垂直同步和奇/偶脉冲
到输入的处理。在从模式下，编码器接收它们。
输入音响场的参数由编码器的存储容量是主要定
部分。该规则是，洁牙机，因此，输入处理需要提供
在相同的时间的视频数据帧的编码器读取它们。因此，垂直
活动视频时间（和垂直频率）需要是相同的。
SAA7108AE_SAA7109AE_3
NXP B.V. 2007年保留所有权利。
产品数据表
牧师03 - 2007年2月6日
208 31
