恩智浦半导体
SAA7108AE ; SAA7109AE
HD- CODEC
表4 。
符号
PD10
引脚说明
- 续
针
C2
C3
C4
C5
C6
C8
C9
C10
C11
C12
C13
C14
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
E1
E2
E3
E4
E11
E12
E13
E14
F1
F2
TYPE
[1]
I
I
O
S
O
O
O
S
I
I / O
I / O
O
O
O
I
I / PU
S
S
S
O
O
S
S
S
I / O
O
O
I / PU
I（输入/输出）
I / O
S
S
-
O
O
I / O
I
描述
SEE
表12 ，表17中
和
表18
针对不同的编码器引脚分配
输入格式
图文电视输入或同步复位输入端（编码器）
晶体振荡器的文字多重请求输出或13.5MHz的时钟输出
（编码器）
数字地面芯（编码器）
蓝色或C
B
或CVBS输出
绿色或VBS或CVBS输出
红色或C
R
或C或CVBS输出
3.3 V模拟电源电压（编码器）
扫描测试输入2 ;不连接
最高位
5 HPD输出总线
最高位
2 HPD输出总线
最高位
6 IPD输出总线
最高位
2 IPD输出总线
测试数据输出为BST （编码器）
[4]
复位输入端（编码器） ;低电平有效
为BST测试模式选择输入（编码器）
[4]
3.3 V数字电源电压为内核和外设单元（编码器）
数字地面芯（编码器）
3.3 V电源电压振荡器（编码器）
垂直同步输出到VGA监视器（非隔行扫描）
水平同步输出到VGA监视器（非隔行扫描），或复合
同步的RGB- SCART
3.3 V模拟电源电压（编码器）
3.3 V数字电源电压外周细胞（解码器）
3.3 V数字电源电压为芯部（解码器）的
最高位
1 HPD输出总线
最高位
5 IPD输出总线
最高位
1 IPD输出总线
测试时钟输入的BST （编码器）
[4]
串行时钟输入（我
2
C总线编码器）和未激活的输出路径
水平同步输出到视频图形控制器（ VGC ） （可选
INPUT）
数字地面周边小区（编码器）
地面数字核心（解码器）
没有连接
最高位
4 IPD输出总线
IPD的输出总线MSB
垂直同步输出到VGC （可选输入）
像素时钟输入（环通）
TTX_SRES
TTXRQ_XCLKO2
V
SSIE
BLUE_CB_CVBS
RED_CR_C_CVBS
V
DDAe
TEST2
HPD2
HPD5
IPD1
IPD5
tDOE
RESE
TMSE
V
DDIEe
V
SSIE
V
DDXe
VSM
HSM_CSYNC
V
DDAe
V
DDED
V
DDID
HPD6
IPD2
IPD6
Tcke
SCLE
HSVGC
V
SSEE
V
SSID
北卡罗来纳州
IPD3
IPD7
VSVGC
PIXCLKI
GREEN_VBS_CVBS C7
SAA7108AE_SAA7109AE_3
NXP B.V. 2007年保留所有权利。
产品数据表
牧师03 - 2007年2月6日
12 208
