FAN5354 - 3MHz的， 3A同步降压稳压器
如在图11中的ΔV最低可见
OUT
获得
当IC处于PWM模式，因此，在操作
3MHz的。在PFM模式下，女
SW
减小，从而导致ΔV
OUT
to
增加。在极轻负载时，输出纹波
降低，作为最低频率电路变得活跃
和效应T
ON
（导通时间的高侧）下降。
布局建议
下面高亮各种自上而下的布局建议
铜平面通过使用不同的颜色。它包括COUT3到
演示如何将C
OUT
电容，以减小纹波
和短暂的旅行。在本实施例的电感器是
TDK VLC5020T - R47N 。
VCC和VIN应当由薄跟踪连接在一起
一定距离的集成电路，或通过一个电阻器（示出为
R3以下） ，从隔离开关尖峰上PVIN
IC的偏置电源VCC上。如果PCB面积非常珍贵的
PVIN和VCC之间的连接可以在另一制成
层PCB通孔。通阻抗提供了一些
上PVIN生成滤波的高频尖峰。
PGND和AGND连接通过IC的散热片。
扩展PGND和AGND平面提高了芯片散热。
该集成电路的模拟地（AGND ）键合到P1的管脚之间
1和12大型交流接地电流应返回到引脚3
和4（地线）或者通过P1下的铜
管脚6和7或通过从销3,4的直接跟踪（如
所示为COUT1 - COUT3 ） 。
EN和PGOOD通孔至系统控制连接
逻辑。
CIN1是用来提供一个较低的可选设备
阻抗路径高频开关边缘/尖峰，
这有助于减少SW节点和VIN振铃。 CIN应
被放置在尽可能靠近地线和VIN之间的
如下所示。
保护地线连接返回到内面应
实现为通孔系列分布的COUT之间
返回引脚6和7之间的轨道和CIN返回平面。
ESL的影响
在ESL （等效串联电感）的输出
电容器网络应保持较低，以最小化的方
输出纹波波成分而导致的分裂
比C
OUT
ESL和输出电感器（L
OUT
） 。广场
由于在ESL波分量可以被估计为：
V
OUT （ SQ ）
≈
V
IN
ESL
COUT
L1
(9)
一个好的做法，以尽量减少这种波动是使用多
输出电容器来实现的所需C-
OUT
值。为
例如，为了获得
OUT
=20
女，单22
F会0805
产生的2 ×10方波涟漪两次
F 0805.
为了尽量减少ESL ，尽量使用最低比例电容器
长度与宽度。 0805s拥有ESL比1206s低。如果低
输出纹波是一个主要关注，一些厂商生产0508
或0612电容具有超低ESL 。额外配售
小电容靠近负荷也降低了高
高频纹波分量。
输入电容
10
F的陶瓷输入电容应尽量靠近
尽可能的VIN引脚和PGND尽量减少
寄生电感。如果一个长导线被用来将电源
集成电路，附加的“大容量”电容（电解电容或钽电容）
应放置-c间
IN
和电源导致
降低欠阻尼振荡，可以的发生
电源的引线电感和C
IN
.
在有效的C
IN
电容值减小为V
IN
增加是由于直流偏置的影响。这个没有显著
对调节性能的影响。
AGND
0402
VOUT
COUT3
COUT2
COUT1
0402
1
2
12
CVCC
10F
0805
10F
0805
10F
0805
FAN5354
P1
（GND）的
11
10
9
VCC
8
7
10F
0805
CIN
0603
保护地
3
4
5
R3
0402
L1
6
VIN
SW
0.47H
5 ×5mm的
CIN1
0402
保护地
图30. 3A布局建议
2009仙童半导体公司
FAN5354 版本1.0.5
www.fairchildsemi.com
12
