F71858
典型的时序主机写
PCICLK
T6
T7
T8
LFRAME ＃
LAD [ 3：0]
开始
DIR
地址地址地址地址数据
数据
HTAR
HZ
同步PTAR
HZ
主机写入时序图
时序Aboart机制
PCICLK
LFRAME ＃
LAD [ 3：0]
开始
DIR
地址地址地址地址HTAR
4或8
钟
HZ
0110
0-i
钟
SYNC
SYNC
外设必须
停止驾驶
主机将
驱动高
太多可同步
导致超时
主机中止时序图
9.4.3
串行IRQ接口
号
T1
T2
T3
T4
T5
T6
T7
描述
主驱动器SERIRQ低后PCICLK上升沿
主驱动器SERIRQ后PCICLK上升沿高
从驱动SERIRQ后PCICLK上升沿低
从驱动SERIRQ后PCICLK上升沿高
PCICLK期
PCICLK低的持续时间
PCICLK高的时间
SIRQ接口时序表
分钟。
2
2
2
2
27
12
12
马克斯。
12
12
12
12
33
单位
nS
nS
nS
nS
nS
nS
nS
59
2009年6月
V0.29P
