F28M35H20B1 ， F28M35H20C1
F28M35H22B1 ， F28M35H22C1 ， F28M35H32B1 ， F28M35H32C1
F28M35H50B1 ， F28M35H50C1 ， F28M35H52B1 ， F28M35H52C1
www.ti.com
SPRS742D - 2011年6月 - 修订2012年8月
2.3
主控子系统
主子系统包括了Cortex -M3处理器， μDMA ，嵌套向量中断控制器
（ NVIC ）的Cortex -M3外设，以及本地内存。此外，在Cortex -M3 CPU和μDMA能
通过共享资源访问控制子系统： IPC （仅CPU ） ，内存信息和共享
内存;并通过模拟通用接口总线读取ADC结果寄存器。主子系统
还接收来自NMI块的事件和事件发送到复位块。
图2-1
显示了大师子系统。
2.3.1
的Cortex -M3 CPU
32位Cortex-M3处理器提供高性能，快速中断处理，并获得各种
通讯外设（包括以太网和USB ） 。在Cortex -M3有记忆
保护单元（ MPU） ，提供特权模式来保护操作系统的功能。一个公共汽车
桥接相邻到MPU可以在I- CODE和D- CODE公共汽车路线的程序指令和数据
连接到引导ROM和Flash 。其他数据通常是通过在Cortex -M3系统路由
总线连接到本地RAM中。系统总线也进入到共享资源块（也
由控制子系统通过模拟公共可访问的），并给模拟子系统
接口总线（ ACIB ） 。另一个总线桥允许从皮质-M3系统总线和两个总线周期
那些μDMA总线访问主子系统外设（通过APB总线或AHP总线） 。
大部分中断来了Cortex -M3 CPU来自嵌套向量中断控制器
（ NVIC ） ，负责管理来自外设的中断请求，并分配优先级处理。有
还通过皮质-M3 CPU产生一些例外，可以返回到了Cortex -M3的中断
在被优先与NVIC内的其他请求。除了可编程优先级中断，
也有三个等级固定优先级的中断，其中最高优先级， 3级，是考虑到
M3PORRST和M3SYSRST复位的复位块。下一个最高的优先级， 2级，分配
到M3NMIINT ，这源于NMI块。该M3HRDFLT （硬故障）中断分配
到第1级的优先级，并且该中断引起的错误条件例外之一（存储器
管理，总线故障，用法故障）升级为硬故障，因为他们没有启用与否
正常提供服务。
在Cortex -M3 CPU有两种低功耗模式：睡眠和深度睡眠。
2.3.2
Cortex-M3内核的硬件逻辑内置测试（ LBIST ）
协奏曲微控制器的Cortex -M3 CPU核心，包括内建自测试逻辑（ LBIST ）
控制器，用于检测所述CPU核心逻辑错误。测试由软件在方便的时候（在启动
启动，空转，等等） ，这允许周期性逻辑测试，以确保CPU核心逻辑电路是工作
正确。在一个测试周期中，所有的中断都是由LBIST控制器记录及试验后重发
周期完成，以确保不中断错过。在一个逻辑错误的情况下，所述LBIST控制器
产生于两个核心NMI，以通知已经检测到一个错误。此操作允许
软件来妥善地处理任何检测到的逻辑错误。
版权所有2011-2012 ，德州仪器
设备概述
提交文档反馈
23
产品预览
