位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第909页 > EVAL-ADV7181DEBZ > EVAL-ADV7181DEBZ PDF资料 > EVAL-ADV7181DEBZ PDF资料1第10页
ADV7181D
引脚配置和功能描述
HS_IN / CS_IN
FIELD / DE
RESET
SDATA
VS_IN
DVDD
SCLK
ALSB
A
IN
10
GND
大豆
P16
P17
P18
P19
数据表
VS
64 63 62 61 60 59 58
57 56 55 54 53 52 51 50 49
48
INT
HS / CS
GND
DVDDIO
P15
P14
P13
P12
SFL / SYNC_OUT
1
2
3
4
5
6
7
8
9
销1
A
IN
9
A
IN
8
A
IN
7
A
IN
6
CAPC2
CML
REFOUT
AVDD
CAPY2
CAPY1
A
IN
5
A
IN
4
A
IN
3
A
IN
2
A
IN
1
SOG
47
46
45
44
43
ADV7181D
顶视图
（不按比例）
42
41
40
39
38
37
36
35
34
33
GND
10
DVDDIO
11
P11
12
P10
13
P9
14
P8
15
P7
16
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
有限责任公司
PWRDWN
ELPF
GND
XTAL1
DVDD
PVDD
XTAL
FB
P6
P5
P4
P3
P2
P1
P0
笔记
1.裸露焊盘必须连接到GND。
图6.引脚配置
表7.引脚功能描述
PIN号
1
2
3, 10, 24, 57
4, 11
28日至25日， 19日至12日，
8 5 ， 62 59
9
助记符
INT
HS / CS
GND
DVDDIO
P0到P19
SFL / SYNC_OUT
TYPE
产量
产量
地
动力
产量
产量
描述
中断。该引脚可以是低电平或高电平有效。当SDP / CP状态位的变化，
该引脚被触发。该组触发中断的事件是由用户控制。
水平同步输出信号（ HS ） 。提供SDP和CP模式。
数码复合同步信号（ CS ） 。在仅CP模式。
地面上。
数字I / O电源电压（ 3.3 V） 。
视频像素输出端口。请参阅表10和表11的输出配置模式。
副载波频率锁定（ SFL ） 。该引脚包含一个串行输出流，可以是
用于锁定的副载波频率时，该译码器被连接至任何模拟
设备的数字视频编码器。
切的同步输出信号（ SYNC_OUT ） 。在仅CP模式。
行锁定时钟输出像素数据。的范围是12.825兆赫至75兆赫。
该引脚应连接到28.63636 MHz晶振或者如果悬空
外部3.3 V ， 28.63636 MHz时钟振荡器源用于时钟
ADV7181D.
在晶振模式下，晶体必须是一个根本性的结晶。
输入引脚为28.63636 MHz晶振。该输入可通过一个外部过驱动
3.3 V ， 28.63636 MHz时钟振荡器源时钟
ADV7181D.
数字内核电源电压（ 1.8 V） 。
关断输入。该引脚上的逻辑0的地方
ADV7181D
在掉电模式。
外部环路滤波器输出。推荐的外部环路滤波器必须连接
此引脚（见推荐的外部环路滤波器元件部分） 。
PLL电源电压（ 1.8 V） 。
快速消隐输入。 CVBS和RGB模拟信号之间的快速切换。
第0版|第10页24
20
21
有限责任公司
XTAL1
产量
产量
22
23, 58
29
30
31
32
XTAL
DVDD
PWRDWN
ELPF
PVDD
FB
输入
动力
输入
产量
动力
输入
09994-006
