1–18
第1章：增强型配置器件（ EPC4 ， EPC8和EPC16 ）数据表
功能说明
实时减压
增强型配置器件支持片上实时的解压缩
配置数据。 FPGA配置数据由在Quartus II压缩
软件和存储在增强的配置设备。在配置方面，
增强型配置器件内部的解压缩引擎将解压缩或
扩展配置数据。此功能增加了有效的配置密度
增强的配置装置至多7个， 15个或30兆比特的EPC4 ， EPC8 ，并
EPC16分别。
增强型配置器件还支持8位并行数据总线的FPGA
减少配置时间。然而，在某些情况下，在FPGA的数据传输时间是
受限于闪存的读出带宽。例如，配置APEX II时
设备中的FPP （每个周期的字节宽度数据）模式以66兆赫的结构的速度，
在FPGA写入带宽等于8位× 66兆赫= 528 Mbps的。 Flash中读取
接口，但是，被限制为约10兆赫（由于闪光访问时间是
90纳秒） 。这相当于一个闪存读取带宽
16位× 10兆赫= 160 Mbps的。因此，在配置时间由限定
闪存读取时间。
当配置数据被压缩时，数据的需要的量要被读出
闪存是由约50％的减少。如果压缩的数据的16位得到的30比特
未压缩的数据，所述闪存读取带宽增大到30位× 10兆赫=
300 Mbps的，降低了整体的配置时间。
您可以启用控制器的解压缩功能，在Quartus II软件，
配置设备选项
通过打开窗
压缩模式。
1
在增强配置设备支持的解压功能是
从该的Stratix II FPGA和支持的解压功能的不同
Cyclone系列。在配置的Stratix II FPGA中或使用Cyclone系列
增强配置器件， Altera建议在使减压
与Stratix II FPGA或者Cyclone系列只为更快的配置。
在Altera器件中使用的压缩算法的FPGA优化
配置比特流。由于FPGA具有路由结构的多层（为
高性能，易于路由能力） ，大量资源被闲置。这些
未使用的路由和逻辑资源，以及未初始化的内存结构导致
在禁用状态的大量配置RAM位。 Altera的专有
压缩算法充分利用这种比特流的品质。
总的指导方针压缩的有效性越高装置
逻辑/路由利用率，较低的压缩比（其中，所述压缩
比被定义为原始比特流的大小由所述压缩比特流分割
大小）。
于Stratix设计的基础上，设计一套具有不同量的逻辑
利用，最小压缩比，观察到1.9或47％大小
为减少这些设计。
表1-6
列出样本的压缩比从一套
的Stratix设计。这些数字作为一个准则（不规范），以帮助您
分配足够的内存配置存储压缩码流。
配置手册（全两卷集）
2009年12月Altera公司
