位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1749页 > SC103335VR400B > SC103335VR400B PDF资料 > SC103335VR400B PDF资料1第31页
t
0
DMARQ
（驱动器）
t
C
DMACK
（主机）
t
I
迪奥
DIOW
（主机）
t
E
RDATA
（驱动器）
t
F
WDATA
（主机）
t
G
t
H
t
D
t
K
t
J
t
L
图15.多字DMA时序
记
信号断言的方向是朝向页面的顶部，并且否定的方向
是无关的信号的电性质朝向页面底部。
表29.的Ultra DMA时序规范
模式0
（纳秒）
民
t
CYC
t
2CYC
114
235
最大
—
—
模式1
（纳秒）
民
75
156
最大
—
—
模式2
（纳秒）
民
55
117
最大
—
—
周期时间允许的不对称和时钟
变化从频闪边缘到边缘频闪
双周期时间允许时钟变化，从
上升沿到下一个上升沿或下降沿
频闪的下一个下降沿。
数据建立时间在收件人。
数据保持时间为收件人。
数据有效建立时间，在发送端，选通的边缘。
数据有效保持时间在发送端，从频闪边缘。
首先选通时间驱动器，首先否定DSTROBE
从在一个数据突发停止。
有限的互锁时间。
联锁时间最短。
无限互锁时间。
A8.26
A8.27
符号
评论
SpecID
t
DS
t
DH
t
DVS
t
DVH
t
FS
t
LI
t
MLI
t
UI
15
5
70
6
0
0
20
0
—
—
—
—
230
150
—
—
10
5
48
6
0
0
20
0
—
—
—
—
200
150
—
—
7
5
34
6
0
0
20
0
—
—
—
—
170
150
—
—
A8.28
A8.29
A8.30
A8.31
A8.32
A8.33
A8.34
A8.35
MPC5200B数据手册，第4
飞思卡尔半导体公司
31
