位置：首页 > IC型号导航 > 首字符D型号页 > 首字符D的型号第51页 > DSPIC33FJ16GP304 > DSPIC33FJ16GP304 PDF资料 > DSPIC33FJ16GP304 PDF资料1第275页
dsPIC33FJ32GP202 / 204和dsPIC33FJ16GP304
G版（ 2011年1月）
该版本包括排版和格式
改变整个数据表的文本。此外，所有的
V的实例
DDCORE
已移除。
所有其他主要的变化是由它们的引用
下表中的各部分。
表A - 6 ：
主要章节更新
部分名称
更新说明
添加的SSOP封装信息（见
“包装” ，
表1
和
“引脚图” ） 。
更新的标题
第2.3节“ CPU逻辑滤波电容
连接（ VCAP ） “ 。
频率限制了器件的PLL启动条件为：
在更新
第2.7节“关于设备振荡器值条件
启动“ 。
在第二段
第2.9节“未使用的I / O ”
已更新。
高性能16位数字信号
控制器
第2.0节“指南入门
16位数字信号控制器“
第3.0节“ CPU”
第4.0节“存储器构成”
在CPU内核框图去除引用DMA （见
图3-1）。
更新在第三段中的数据存储在参考
第4.2节“数据地址空间” 。
全部复位值在定时器寄存器以下特殊功能寄存器
地图被改变（见
表4-5 ） ：
TMR1
TMR2
TMR3
第8.0节“振荡器配置”
补充说明3到OSCCON ：振荡器控制寄存器（见
寄存器8-1） 。
补充说明2到CLKDIV ：时钟分频寄存器（见
寄存器8-2 ） 。
补充说明1到PLLFBD ： PLL反馈分频寄存器（见
寄存器8-3 ） 。
补充说明2到OSCTUN ： FRC振荡器调节寄存器（见
寄存器8-4 ） 。
第18.0节“ 10位/ 12位模拟至数字
更新了V
REFL
在ADC1模块框图引用
（见
图18-1
和
图18-2 ） 。
转换器（ADC ） “
第19.0节“特殊功能”
添加的新段落，并删除在第三段
第19.1节“配置位” 。
添加列“ RTSP效果”的配置位
说明（见
表19-2 ） 。
第24.0节“封装信息”
添加了28引脚SSOP封装的信息（见
第24.1节
“封装标识信息”
和
第24.2节“套餐
详细信息“ ） 。
2011 Microchip的技术公司
DS70290G页275
