AC电气特性
表2-17 。
号
338
339
340
341
主机接口时序
1,2,12
（续）
100兆赫
表达
民
最大
—
9.6
20.3
—
—
—
12.7
16.8
300.0
—
—
—
12.2
300.0
—
特征
10
读取数据选通的无效主办请求延迟
断言为“最后的数据寄存器”读
5, 7, 8
从写数据选通的无效延迟到主机的请求
断言为“最后的数据寄存器”写
6, 7, 8
从数据选通断言延迟到主机的请求的无效的
“最后的数据寄存器”读或写（ HROD = 0 ）
4, 7, 8
从数据选通断言延迟到主机的请求的无效的
“最后的数据寄存器”读或写（ HROD = 1 ，开漏主机
要求提供）
4, 7, 8, 9
1.
2.
3.
4.
160兆赫
单位
民
最大
ns
ns
ns
ns
ns
ns
100兆赫：T已
C
+ 5.3
160兆赫：T已
C
+ 3.3
100兆赫： 1.5
×
T
C
+ 5.3
160兆赫： 1.5
×
T
C
+ 3.3
15.3
注意事项：
请参阅编程模型节在上HI08的一章
DSP56L307用户手册。
在下面的时序图中，控制销被绘制为有效低电平。该引脚极性是可编程的。
这个定时仅适用如果连续两次读出，从这些寄存器中的一个被执行。
数据选通是主机读（ HRD）或主机写入（ HWR ）在双数据选通模式和主机数据选通（ HDS ）在
单数据选通模式。
5.
读数据选通人力资源开发中的双数据选通模式和HDS在单一数据选通模式。
6.
写数据选通是HWR在双数据选通模式和HDS在单一数据选通模式。
7.
主机请求HREQ在单主机请求模式和HRRQ和HTRQ在双主机请求模式。
8.
“最后的数据寄存器”是寄存器地址$ 7，它是最后的位置被读出或写入的数据传输。这是
RXL / TXL在大端模式（ HLEND = 0; HLEND的接口控制寄存器的位7 -ICR [7] ） ，或RXH / TXH在
小端模式（ HLEND = 1 ） 。
9.
在此计算中，主机请求信号把车停在一个4.7 kΩ电阻的漏极开路模式。
10.
V
CCQH
= 3.3 V
±
0.3 V, V
CC
= 1.8 V
±
0.1 V ;牛逼
J
= -40 ° C至+100°C ，C
L
= 50 pF的
11.
这个定时仅适用如果从读“最后的数据寄存器”之后是从RXL ， RXM ，或RXH寄存器的读
没有首先轮询RXDF或HREQ位，或等待HREQ信号的断言。
12.
当外部主机写入一个新值ICR ，该HI08准备好后， 3 DSP时钟周期操作（ 3
×
TC ） 。
317
HACK
327
326
H[0–7]
HREQ
329
328
318
图2-22 。
主机中断向量寄存器（ IVR ）读时序图
DSP56L307技术数据，版本6
飞思卡尔半导体公司
2-31
