DS3232M
± 5ppm的，我
2
实时时钟与SRAM
I
2
串行口操作
该器件从地址字节是D0H 。的第一个字节
发送到所述设备包括设备标识符，设备
地址，和R / W位（图
9).
设备地址
通过I2C主机发送要分配的地址相匹配
到设备。
下面的术语通常是用于描述
I2C数据传输。
主设备：
主设备控制的奴隶
在总线上的设备。主器件产生SCL
时钟脉冲以及起始和停止条件。
从设备：
从设备发送和接收数据
在主人的请求。
总线空闲或不忙：
停止之间的时间
启动条件时， SDA和SCL是inac-
略去，并在他们的逻辑高电平状态。当总线空闲时，
它经常启动低功率方式为从设备。
启动条件：
生成一个启动条件
由主发起了一个新的数据传输
奴隶。过渡SDA由高变低，SCL
依然很高产生一个起始条件。看
图1
适用的时机。
停止条件：
产生一个停止条件
由主结束与从机之间的数据传输。
过渡SDA由低电平变为高电平，而SCL保持
高产生一个停止条件。看
图1
为
适用时机。
重复起始条件：
主机可以使用
在一个数据的最后一个重复的起始条件
传送，以指示它立即发起新的
数据传输后，目前之一。反复
的START读操作期间通常使用
来识别特定的存储器地址开始数据
传输。重复START发出identi-
美云到正常启动状态。看
图1
为
适用时机。
位写：
必须发生的SDA过渡期间
SCL为低电平状态。 SDA上的数据必须保持
高脉冲期间有效不变
SCL加上建立时间和保持时间的要求（见
图1）。
数据，在移入器件
上升SCL的边缘。
位读：
在写操作结束时，主
必须释放SDA总线为适量
建立时间（见
图1）
下一个上升之前
SCL时有点读边缘。该设备移出
SDA上的数据在预先的下降沿每个位
vious SCL脉冲和数据比特是在上升有效
当前SCL脉冲的边缘。请记住，
主机产生所有的SCL时钟脉冲，即使
它是从从机读取数据。
应答（ACK和NACK ） ：
一个应答
（ ACK）或不应答（ NACK ）总是第九
一个字节传输过程中比特传输。该装置
在读出或从接收数据（主
在写操作）期间执行一个ACK通过反
在第9位mitting 0 。一个设备执行
一个NACK通过在第9位发送1 。
定时用于ACK和NACK的所有其他
比特写道。一个ACK是承认该
设备已正确接收数据。而NACK用于
终止读序列，或表示该
设备未接收数据。
写字节：
写字节操作包括8位的信息
化从主机传输到从机（最
显著位在前）加上1位确认
从站到主站。由发送的8位数据
大师是根据写位定义完成
并确认使用的是位读读
定义。
字节读：
读一个字节是8位的信息传输
从奴隶到主人加1位ACK或NACK
从主站到从站。的8比特的信息
个从所述转印（第一最显著位）
站对主站通过使用主读
位阅读的定义，以及主机发送一个ACK
写位定义接收更多的数据
字节。主机必须NACK的最后一个字节读
终止通信，这样从返回控制
对SDA的主人。
I
2
I2C从地址
I
2
定义
最高位
1
1
0
1
0
0
0
最低位
读/写
READ /
写位
设备
识别码
图9.我
2
I2C从地址字节
½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½½
Maxim Integrated Products版权所有
20
