位置：首页 > IC型号导航 > 首字符D型号页 > 首字符D的型号第162页 > DS1747W-120IND > DS1747W-120IND PDF资料 > DS1747W-120IND PDF资料3第4页
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
图1.框图
格言
DS1747
该DS1747有两种封装（ 32引脚DIP和34引脚PowerCap模块）提供。 32引脚DIP
风格模块集成了晶体，锂能源和硅都在同一个包中。 34针
PowerCap模块板的设计与联系人的连接到一个单独的PowerCap
（ DS9034PCX ） ，其中包含晶体和电池。这种设计允许在电帽被安装在
在完成表面的后DS1747P的顶部安装过程。后安装的PowerCap
表面贴装工艺防止损坏晶体和电池由于所需的高温
回流焊接。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板
和的PowerCap单独订购和运输分开的容器。为的部件号
的PowerCap是DS9034PCX 。
套餐
时间和日期OPERATIONS
的时间和日期寄存器的内容是BCD格式。在当天的星期 - 寄存器递增
午夜。对应于星期几的值是用户定义的，但必须是连续的（即，如果1
等于星期日，那么2等于星期一等） 。不合逻辑的时间和日期输入会导致不确定
操作。
而双缓冲寄存器结构减少了读取不正确的数据，内部的机会
更新到DS1747时钟寄存器应停止之前的时钟数据被读出，以防止读出的
转型期的数据。然而，停止内部时钟的寄存器的更新过程中不影响时钟
准确度。当1被写入到读取位的更新被停止，第6位的世纪寄存器（见
表2）。只要1保持在该位置时，更新被中止。发出停止后，寄存器
反映计数，也就是一天，日期和时间，这是目前在此刻halt命令是
发行。然而，双缓冲系统的内部时钟寄存器继续更新，使得
时钟精度不会受到数据的访问。所有的DS1747寄存器被更新
同时后的内部时钟寄存器更新过程已经重新启用。更新内
后读位第二写入到零。的读位必须被设置为一个零为最低的
500s以确保外部寄存器将被更新。
4 16
时钟操作 - 读取软时钟
