DS1217M非易失性读/写墨盒
DC测试条件
输出打开
吨周期= 250ns的
所有电压以地为参考。
AC测试条件
输出负载： 100pF电容+ 1TTL门
输入脉冲电平： 0 3.0V
定时测量参考电平
输入： 1.5V
输出： 1.5V
输入脉冲的上升和下降时间： 5ns的
详细说明
读取模式
该DS1217M执行一个读周期时
WE
（写使能）处于非活动状态（高）和
CE
（硒鼓能）是
有效（低电平） 。由地址输入端（ A0- A14）指定的唯一的地址定义了数据的字节是被
访问。有效的数据将提供给八个数据中的T I / O引脚
加
（访问时间）的最后一个地址输入后
信号是稳定的，其前提是
CE
（墨盒使能）和
OE
（输出使能）访问时间还纳。如果
OE
和
CE
次都没有满足，则数据存取，必须从晚发生的信号（CE进行测量或
OE ）
和
限制参数是任一吨
CO
为
CE
或T
OE
为
OE
而不是地址的访问。读周期只能发生
当V
CC
大于4.5V 。当V
CC
小于4.5V时，存储器被抑制，所有访问都被忽略。
写模式
该DS1217M是在写模式下，每当两
WE
和
CE
信号在地址后的有效（低电平）状态
输入是稳定的。最后出现下降的边缘或者
CE
or
WE
将确定的写入周期的开始。该
写周期是由任的第一个上升沿终止
CE
or
WE 。
所有地址输入必须保持有效。
在整个写周期。
WE
必须返回到高状态的最小恢复时间（t
WR
）另一个周期前
可以启动。该
OE
控制信号应保持无效（高）在写周期，以避免总线冲突。
然而，如果输出总线已经启用（ CE和
OE
激活的），则
WE
将禁止在T输出
ODW
从
下降沿。写周期只能发生在V
CC
如果是大于4.5 V. V
CC
小于4.5Vs ，存储器
被写保护。
数据保持方式
非易失盒为V全功能的能力
CC
大于4.5V ，并保证写
保护V
CC
比4.5V少。数据被保持在无Ⅴ的
CC
无需任何额外的支持电路。
该DS1217M连续监视V
CC
。应的电源电压的衰减，在RAM自动写保护
4.5V以下。由于V
CC
低于大约3.0V时，电源开关电路连接的锂能量源来
RAM保存数据。在上电期间，当V
CC
上述上升约3.0V时，电源开关电路
连接外部V
CC
到RAM中，并断开锂电池的能量来源。可以正常RAM操作
V后恢复
CC
超过4.5V 。
该DS1217M检查电池状态，以警告潜在的数据丢失。每次使V
CC
电源恢复到
盒中，电池电压，检查用精密比较器。如果电池电源电压低于2.0V ，则
第二存储器周期被抑制。电池状态可以，因此，可以通过后执行一个读出周期测定
电到任何位置在存储器中，记录了存储单元的内容。那么后续的写周期可以
执行相同的内存位置，改变数据。如果下一个读周期没有验证所写入的数据，则
该存储器的内容是有问题的。
在许多应用中，数据的完整性是非常重要的。暗盒因此具有备用电池和一个内部
隔离开关，它提供了两个电池的连接。在电池后备时间，电池的
最高电压被选择使用。如果电池出现故障，另一个将自动接管。之间的开关
电池是对用户透明。如果两块电池都小于2.0V的电池状态警告才会出现。
银行交换
行切换通过地址线A8 ， A9 ， A10 ， A11和完成。最初，在上电时所有银行都
取消选择的，以使多个墨盒可以驻留在一个公共总线。银行交换要求预定
64位模式（通过A11 A8 ），而忽略了其他所有匹配序列4的地址输入16次
地址输入。在进入64位模式，该模式将设置带开关， 1111读周期（地址
6 8
