恩智浦半导体
DAC1408D650
DAC1408D ;高达650 Msps的; 2 × ， 4 ×或8 ×插值与JESD204A
表5 。
特征
- 续
V
DDA(1V8)
= V
DDD
= 1.7 V至1.9 V ; V
DDA(3V3)
= 3.0 V至3.6 V ; AGND和GND短接在一起;牛逼
AMB
=
40
°
C至+ 85
°
C;
在V测得的典型值
DDA(1V8)
= V
DDD
= 1.8 V; V
DDA(3V3)
= 3.3 V ;牛逼
AMB
= +25
°
℃;
L
= 50
Ω
; I
O（ FS ）
能力= 20 mA ;最大
采样率; PLL关闭，除非另有规定。
符号
SFDR
RBW
参数
条件
TEST
[1]
I
民
-
典型值
80
最大
-
单位
dBc的
带宽限制
f
s
= 640 Msps的;
无杂散动态4插值;
范围
f
o
= 133 MHz的时
1
dBFS的;
BW = 100 MHz的
f
s
= 640 Msps的;
4插值;
f
o
= 133 MHz的时
1
dBFS的;
BW = 20 MHz的
IMD3
三阶
互
失真
f
o1
= 95 MHz的; F
o2
= 97 MHz的;
f
s
= 640 Msps的;
4 ×插值
f
o1
= 153.1兆赫;
f
o2
= 154.1兆赫;
f
s
= 640 Msps的;
4 ×插值
f
o1
= 137 MHz的;
f
o2
= 143 MHz的;
f
s
= 640 Msps的;
4 ×插值
ACPR
邻道
功率比
1载体; BW = 5兆赫
2携带者; BW = 10 MHz的
4携带者; BW = 20 MHz的
1载体; BW = 5兆赫
2携带者; BW = 10 MHz的
4携带者; BW = 20 MHz的
NSD
噪声谱密度
f
s
= 640 Msps的;
4插值;
f
o
= 133 MHz的0 dBFS的
C
-
84
-
dBc的
C
[6]
-
79
dBc的
I
[6]
-
76
-
dBc的
C
[6]
-
76
-
dBc的
NCO的;
4×
插值; F
s
= 640 Msps的; F
o
= 96 MHz的
C
C
C
C
C
C
I
-
-
-
-
-
-
-
72
72
69
71
71
68
155
-
-
-
-
-
-
-
dB
dB
dB
dB
dB
dB
dBc的/赫兹
NCO的; 4 ×插值; F
s
= 640 Msps的; F
o
= 133MHz的
[1]
[2]
[3]
[4]
[5]
[6]
D =设计保证; C =被鉴定保证;我= 100％在工业上进行测试。
CLKINP / CLKINN输入是差分LVDS电平。外部终端电阻与80之间的值。
Ω
120
Ω
（见
图16）
应的引脚之间的连接。
|V
GPD
|
表示接地电位差的电压。这是起因于电流流经该有限电阻的电压
与接收器和驱动器电路接地电压之间的电感。
Vin_p和Vin_n输入是差分CML输入。有内部端接于V
tt
通过50
Ω
（见
科幻gure 4 ） 。
SYNC_OUTP / SYNC_OUTN输出为差分LVDS输出。它们必须通过一个电阻与80之间的值被终止
Ω
120
Ω.
IMD3排斥反应
6
dBFS的/音。
DAC1408D650
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本02 - 2010年8月11日
10 98
