CYD02S36V/36VA
FLEx36 3.3 V （ 64K ×36 ）同步
双口RAM
特点
■
■
■
■
■
■
功能说明
该FLEx36 系列包括2 - Mbit的流水线，同步，
真正的双端口静态RAM是高速，低功耗的3.3 V
CMOS 。提供两个端口，允许独立的，
同时访问内存中的任何位置。一个特定的端口
可以写入到特定位置，而另一个端口读取该
位置。通过以上的写入同一位置的结果
同时有一个端口是不确定的。对控制寄存器，
地址，和数据线允许最小的建立和保持时间。
在读取操作期间，数据被登记为下降周期
时间。每个端口包含在输入地址的突发计数器
注册。后从外部装入计数器的初始
地址，计数器内部递增地址（更
详情如下） 。内部写脉冲宽度是独立的
的R / W输入信号的持续时间。内部写脉冲
是自定时的，以允许尽可能短的周期时间。
在CE0高或低的CE1上一个时钟周期断电
内部电路，以减小静态功耗。一
周期芯片使断言，需要重新激活
输出。
其他功能还包括：突发柜台内的回读
在地址线的地址值，反掩码寄存器
控制计数器环绕，计数器中断（ CNTINT ）
标志上的地址线屏蔽寄存器值回读，
重发功能，中断标志信息传递，
为JTAG边界扫描和异步主复位
（ MRST ） 。
真正的双端口存储器单元，使同步
相同的内存位置的访问
同步流水线操作
流水线输出模式，可实现快速操作
0.18微米的互补金属氧化物半导体
（ CMOS）的最佳速度和功率
高速时钟对数据的访问
3.3 V低功耗
主动低至225毫安（典型值）
待机低至55 mA（典型值）
邮箱功能，消息传递
全球主复位
独立的字节使能在两个端口
商用和工业温度范围
IEEE 1149.1兼容的联合测试行动组（ JTAG ）
边界扫描
256球精细间距球栅阵列（ FBGA ）（1毫米间距）
围绕控制柜保鲜膜
内部屏蔽寄存器控制计数器环绕式
反中断标志位来表示回绕
内存块重传操作
对地址线反回读
对地址线屏蔽寄存器回读
双芯片使两个端口，方便扩展深度
无缝迁移到下一代双端口系列
■
■
■
■
■
■
■
■
■
■
■
无缝迁移到下一代双端口
家庭
赛普拉斯提供了这个家庭的迁移路径的所有设备的
在双端口家族与兼容下一代设备
足迹。请联系赛普拉斯销售的更多细节。
2兆位
（ 64K ×36 ）
CYD02S36V/36VA
167
4.4
225
256 FBGA
（17毫米× 17mm）的
表1.产品选择指南
密度
产品型号
马克斯。速度（MHz ）
马克斯。访问时间 - 时钟到数据（纳秒）
典型工作电流（mA ）
包
赛普拉斯半导体公司
文件编号： 38-06076牧师*
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年3月22日
[+ ]反馈
