初步
的PSoC
5 ： CY8C52系列数据表
6.4.1驱动模式
每个GPIO和SIO引脚都可单独配置成一
在列出的8驱动模式
表6-6 。
三个配置位
用于每个引脚（DM [2：0 ]），并在PRTxDM [2： 0]
寄存器。
图6-11
描绘了基于引脚简图
每八个驱动模式。
表6-6
显示了I / O引脚的驱动
状态基于端口的数据寄存器的值或数字阵列信号
如果旁路模式被选择。请注意，实际的I / O引脚的电压
由所选择的驱动模式的组合来确定，并且
负载在销。例如，如果一个GPIO管脚被配置为
电阻上拉模式和驱动为高电平时脚悬空，
在销测得的电压为高逻辑状态。如果同一
GPIO引脚在外部接地，则电压
不可测的引脚为逻辑低状态。
图6-11 。驱动模式
VDDIO
VDDIO
DR
PS
针
DR
PS
针
DR
PS
针
DR
PS
针
0.
高阻抗
类似物
1.高阻抗
数字
VDDIO
2.电阻
引体向上
VDDIO
3.电阻
下拉
VDDIO
DR
PS
针
DR
PS
针
DR
PS
针
DR
PS
针
4.开漏
,
硬盘低
5.漏极开路
,
高驱动器
6.强劲动力
7.电阻
上拉和下拉
表6-6 。驱动模式
图
0
1
2
3
4
5
6
7
驱动模式
高阻抗模拟
高阻抗数字
电阻
电阻
引体向上
[9]
下拉
[9]
PRTxDM2
0
0
0
0
1
1
1
1
PRTxDM1
0
0
1
1
0
0
1
1
PRTxDM0
0
1
0
1
0
1
0
1
的PRTxDR = 1
高-Z
高-Z
清晰度高（ 5K ）
强高
高-Z
强高
强高
清晰度高（ 5K ）
的PRTxDR = 0
高-Z
高-Z
小强
RES低（ 5K ）
小强
高-Z
小强
RES低（ 5K ）
开漏驱动器低
开漏输出，驱动大
强大的驱动器
电阻上拉和下拉
[9]
高阻抗模拟
同时与输出驱动器和数字的默认复位状态
输入缓冲器关闭。这防止任何电流流入
在I / O的数字输入缓冲器，由于浮动电压。这
国家推荐使用的是浮动销或支撑
的模拟电压。高阻抗模拟引脚不提供
数字输入功能。
为了实现最低的芯片电流睡眠模式下，所有I / O
必须被配置为高阻抗模拟模式，
或具有其引脚通过在PSoC驱动到供电轨
设备或通过外部电路。
高阻抗数字
输入缓冲器被使能为数字信号输入。这是
标准高阻抗（ HIZ）功能状态建议数字
输入。
记
9.电阻上拉和下拉不可用SIO在稳压输出模式。
文件编号： 001-66236修订版**
第28页94
[+ ]反馈
