位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第184页 > CY8C3865PVI-063 > CY8C3865PVI-063 PDF资料 > CY8C3865PVI-063 PDF资料2第113页
的PSoC
3 ： CY8C38系列
数据表
11.8.5 SWD接口
图11-72 。 SWD接口时序
(1/f_SWDCK)
SWDCK
T_SWDI_setup T_SWDI_hold
SWDIO
（ 3的PSoC读数SWDIO ）
T_SWDO_valid
T_SWDO_hold
SWDIO
（ 3的PSoC书面SWDIO ）
表11-76 。 SWD接口交流规范
[51]
参数
f_SWDCK
描述
SWDCLK频率
条件
3.3 V
≤
V
DDD
≤
5 V
1.71 V
≤
V
DDD
＆ LT ; 3.3 V
1.71 V
≤
V
DDD
＆ LT ; 3.3 V ，
社署在USBIO引脚
前SWDCK高T = 1 / f_SWDCK最大T_SWDI_setup SWDIO输入设置
T_SWDI_hold
SWDCK高后SWDIO输入保持
T = 1 / f_SWDCK最大
T = 1 / f_SWDCK最大
T = 1 / f_SWDCK最大
T_SWDO_valid SWDCK高到SWDIO输出
后SWDCK低T_SWDO_hold SWDIO输出保持
11.8.6 SWV接口
表11-77 。 SWV接口交流规范
[51]
参数
描述
SWV SWV模式比特率
条件
民
–
典型值
–
最大
33
单位
兆
民
–
–
–
T/4
T/4
–
T/4
典型值
–
–
–
–
–
–
–
最大
14
[52]
7
[52]
5.5
[52]
–
–
2T/5
–
单位
兆赫
兆赫
兆赫
笔记
51.基于器件特性（未经过生产测试） 。
52. f_SWDCK也不得超过1/3 CPU时钟频率等等。
文件编号： 001-11729修订版* S
130 113页
[+ ]反馈
