位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第23页 > CY8C3444PVI-100 > CY8C3444PVI-100 PDF资料 > CY8C3444PVI-100 PDF资料1第36页
的PSoC
3 ： CY8C34系列
数据表
电阻的上拉电阻或下拉
电阻上拉或下拉，分别提供了一系列
电阻中的数据状态中的一种，并在强驱动
等。引脚可用于数字输入和输出，这些
模式。连接机械开关是一种常见的
应用了这些模式。电阻上拉和下拉
不可用SIO在稳压输出模式。
漏极开路，带动高开漏输出，低驱动
漏极开路模式提供高阻抗中的数据的一个
州和其他强大的驱动力。引脚可以用于数字
输入和输出在这些模式。一个常见应用
这些模式是推动我
2
C总线信号线。
强大的驱动器
在或高或低提供了强有力的CMOS输出驱动器
状态。这是标准的输出模式引脚。强大的驱动器
模式的引脚不能用作一般的输入
的情况。这种模式通常用于驱动数字输出
信号或外部FET 。
电阻上拉和下拉
类似于电阻的上拉电阻和下拉模式
除销总是与电阻串联。高数据
状态是上拉，而在低数据状态下是下拉。此模式
最常用于当其他信号可能会导致短路
可以驱动总线。电阻上拉和下拉不
可用SIO在稳压输出模式。
6.4.2引脚寄存器
寄存器配置和互动与引脚有两种形式
该可以互换使用。
所有的I / O寄存器都在标准端口形式，即用
该寄存器的每一位对应一个端口引脚。这
登记表能够快速有效地重新配置多个端口
销的同时。
I / O寄存器也可在销的形式，它结合了
八种最常用的端口寄存器位成一个单一寄存器
每个引脚。这使得非常快的配置更改
个别引脚与单寄存器写入。
6.4.3双向模式
高速双向功能，引脚可以同时提供
高阻抗数字驱动方式的输入信号和一个
第二用户选择驱动模式，如强大的驱动器（使用设置
PRT × DM [ 2 ： 0 ]寄存器）上相同的引脚输出信号，
根据辅助控制总线信号的状态。该
双向能力的处理器总线和有用
通信接口如SPI从MISO引脚
要求输出缓冲器的动态硬件控制。
辅助控制公交路线多达16个UDB或数字外设
生成输出使能信号，以一个或多个销。
6.4.4压摆率限制模式
GPIO和SIO引脚具有快速和慢速输出斜率选项
坚强和开漏驱动模式，而不是电阻驱动模式。
因为它导致EMI下降，慢边缘速率的选择是
推荐用于信号不是很关键，一般
记
不推荐16个GPIO与运算放大器输出与使用的CapSense
超过1 MHz的少。快速转换速率为1 MHz之间的信号
和33兆赫。压摆率是每个单独配置
销，并通过PRTxSLW寄存器中设置。
6.4.5引脚中断
所有GPIO和SIO引脚都能产生中断的
系统。所有的8引脚每个端口的接口自己口
中断控制单元（ PICU ）和相关的中断向量。
端口的每个引脚可独立配置为检测上升
边缘，下降沿两边沿中断，或以不产生
中断。
根据不同的配置模式的每个引脚时，每次一个
中断事件发生在销，的其相应的状态位
中断状态寄存器设置为“1”，并且产生一个中断请求是
发送到中断控制器。每个PICU自己的中断
向量中断控制器和引脚状态寄存器
提供轻松确定中断源下到
引脚的电平。
端口引脚中断仍然活跃在睡眠模式，允许
PSoC器件从外部产生的中断唤醒。
尽管不直接支持电平触发中断;
通用数字模块（ UDB ）提供该功能的
在需要的时候系统。
6.4.6输入缓冲区模式
GPIO和SIO输入缓冲区可以在端口级别配置
默认的CMOS输入阈值或可选的LVTTL
输入阈值。所有的输入缓冲器集成施密特触发器
输入迟滞。此外，各个引脚的输入缓冲器可以
在任何驱动模式下被禁用。
6.4.7 I / O电源
多达四个I / O引脚的电源都依赖于所提供的
器件和封装。每个I / O供电电源必须小于或等于
到芯片上的模拟电压（V
DDA
）引脚。此功能允许
的用户提供不同的I / O电压电平为不同的引脚上
该设备。请参见具体器件封装引脚排列
确定V
DDIO
能力对于一个给定的端口和引脚。
该SIO端口引脚支持额外的稳压输出高
能力，如上述
可调输出电平。
6.4.8模拟连接
这些连接仅适用于GPIO引脚。所有GPIO引脚
作为模拟输入或输出。的模拟电压
该引脚必须不能超过V上
DDIO
电源电压到该
GPIO对应。每个GPIO可以连接到模拟之一
全局总线或模拟复用器总线之一连接任何
销到任何内部模拟资源，例如ADC或比较器。
此外，某些引脚能够直接连接到特定的
模拟功能，如高电流DAC或未
运算放大器。
6.4.9的CapSense
本节仅适用于GPIO引脚。所有GPIO引脚可能
用于创建CapSense按钮和滑动条
[16]
。见
“ CapSense的”
59页的章节了解更多信息。
文件编号： 001-53304修订版* L
第36页127
