位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第643页 > CY8C3444AXI-096 > CY8C3444AXI-096 PDF资料 > CY8C3444AXI-096 PDF资料1第19页
的PSoC
3 ： CY8C34系列
数据表
7 ： ISR地址由CPU读取分支
8,9 ： PEND和POST位从内核接收的IRA后分别被清除
10 ：从ISR位置完成当前指令并启动指令执行后，爱尔兰共和军位清零（需要7个周期）
11 ： IRC设置为指示完成ISR ，主动为int 。状态恢复以前的状态
总的中断延迟（ ISR执行）
= POST + PEND + IRQ + IRA +完成当前指令和分支
= 1 + 1 + 1 + 2 + 7个周期
= 12个周期
图4-3 。中断结构
中断形成固定
功能块，DMA和
UDB中
中断0至30
从UDB中
中断轮询逻辑
中断使能/
禁用， PEND和
POST逻辑
0
最高的优先级
中断0至30
从固定
功能块
1
IRQ
0-30
个人
启用禁用
位
中断2到29
ACTIVE_INT_NUM
查询序列
中断0
30从DMA
打断
路由逻辑
选择31
来源
8级
优先
解码器
所有
中断
[15:0]
INT_VECT_ADDR
IRA
IRC
30
全球启用
禁止位
最低优先级
文件编号： 001-53304修订版* K
第19页126
[+ ]反馈
