位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第775页 > CY8C3665AXI-013 > CY8C3665AXI-013 PDF资料 > CY8C3665AXI-013 PDF资料1第96页
初步
的PSoC
3 ： CY8C36系列数据表
11.8.3中断控制器
表11-61 。中断控制器AC规格
参数
描述
条件
民
–
典型值
–
最大
25
单位
TCY CPU
从中断信号输入到ISR延迟包括最坏的情况下完成
从执行ISR代码代码
最长的指令DIV 6
周期
11.8.4 JTAG接口
表11-62 。 JTAG接口交流规范
[52]
参数
f_TCK
T_TDI_setup
T_TMS_setup
T_TDI_hold
T_TDO_valid
T_TDO_hold
描述
TCK频率
前高TCK TDI设置
前高TCK TMS设置
TDI ， TMS TCK保持高后
TCK低到TDO有效
后高TCK TDO保持
TCK到设备输出有效
条件
3.3 V
≤
V
DDD
≤
5 V
1.71 V
≤
V
DDD
＆ LT ; 3.3 V
民
–
–
(T/10) – 5
T/4
典型值
–
–
–
–
–
–
–
–
最大
14
[53]
7
[53]
–
–
–
–
–
2T/5
单位
兆赫
兆赫
ns
T = 1 / f_TCK
T = 1 / f_TCK
T = 1 / f_TCK
T/4
2T/5
T/4
–
11.8.5 SWD接口
表11-63 。 SWD接口交流规范
[52]
参数
f_SWDCK
描述
SWDCLK频率
条件
3.3 V
≤
V
DDD
≤
5 V
1.71 V
≤
V
DDD
＆ LT ; 3.3 V
1.71 V
≤
V
DDD
＆ LT ; 3.3 V ，
社署在USBIO引脚
民
–
–
–
T/4
T/4
2T/5
T/4
典型值
–
–
–
–
–
–
–
最大
14
[54]
7
[54]
5.5
[54]
–
–
–
–
单位
兆赫
兆赫
兆赫
–
–
–
–
前SWDCK高T = 1 / f_SWDCK T_SWDI_setup SWDIO输入设置
T_SWDI_hold
SWDCK高后SWDIO输入保持
T = 1 / f_SWDCK
T = 1 / f_SWDCK
T_SWDO_valid SWDCK低到SWDIO输出有效
后SWDCK高T = 1 / f_SWDCK T_SWDO_hold SWDIO输出保持
11.8.6 SWV接口
表11-64 。 SWV接口交流规范
[52]
参数
描述
SWV SWV模式比特率
条件
民
–
典型值
–
最大
33
单位
兆
笔记
52.基于器件特性（未经过生产测试） 。
53. f_TCK也不得超过1/3 CPU时钟频率等等。
54. f_SWDCK也不得超过1/3 CPU时钟频率等等。
文件编号： 001-53413修订版* I
112第96页
[+ ]反馈
