CY8C27143 ， CY8C27243
CY8C27443 ， CY8C27543
CY8C27643
56引脚器件的引脚
56引脚SSOP一部分是针对CY8C27002片上调试（ OCD）的PSoC器件。
记
这部分仅用于在线调试。它不适用于生产。
表8.引脚定义 - 56引脚部分引脚（ SSOP ）
针
号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
TYPE
数字模拟
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
强迫症
强迫症
动力
I / O
I / O
I / O
I / O
I
I
I
I
针
名字
NC
P0[7]
P0[5]
P0[3]
P0[1]
P2[7]
P2[5]
P2[3]
P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
OCDE
OCDO
SMP
P3[7]
P3[5]
P3[3]
P3[1]
描述
无连接
模拟列多路复用器输入
模拟列多路复用器输入和列
产量
模拟列多路复用器输入和列
产量
模拟列多路复用器输入
图9. CY8C27002 56引脚PSoC器件
NC
人工智能P0 [ 7]
AIO P0 [ 5]
AIO P0 [ 3]
人工智能P0 [ 1]
P2[7]
P2[5]
人工智能，P2 [3]
人工智能，P2 [1]
P4[7]
P4[5]
P4[3]
P4[1]
OCDE
OCDO
SMP
P3[7]
P3[5]
P3[3]
P3[1]
P5[3]
P5[1]
I2C的SCL中，P1 [7]
I2C SDA中，P1 [5]
NC
P1[3]
SCLK ， I2C SCL ， XTALIN ， P1 [ 1 ]
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
V
DD
P0 [6] ，艾
P0 [4]， AIO
P 0 [2]， AIO
P0 [ 0 ] ， AI
P2的[6] ，外部VREF
P2 [4]，外部AGND
P 2 [2] ，艾
P 2 [0] ，艾
P4[6]
P4[4]
P4[2]
P4[0]
CCLK
HCLK
XRES
P3[6]
P3[4]
P3[2]
P3[0]
P5[2]
P5[0]
P1[6]
P1 [ 4 ] ， EXTCLK
P1[2]
P1 [ 0 ] ， XTALOUT ， I2C SDA ，S
NC
NC
I
I
直接开关电容模块输入
直接开关电容模块输入
SSOP
I
I
强迫症甚至是数据的I / O
OCD奇数据输出
SMP连接所需的外部
组件
不用于生产
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
I / O
I / O
I / O
I / O
I / O
I / O
动力
P5[3]
P5[1]
P1[7]
P1[5]
NC
P1[3]
P1[1]
V
DD
NC
NC
P1[0]
P1[2]
P1[4]
P1[6]
P5[0]
P5[2]
P3[0]
P3[2]
P3[4]
P3[6]
I
2
SCL
I
2
SDA
无连接
晶振输入（ XTALIN ） ，我
2
SCL ，
ISSP - SCLK
[9]
电源电压
无连接
无连接
晶振输出（ XTALOUT ） ，我
2
SDA ，
ISSP - SDATA
[9]
可选的外部时钟输入（ EXTCLK ）
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
记
9.这些是ISSP引脚，这是不高阻抗在POR （上电复位） 。见
的PSoC可编程系统级芯片
技术参考手册
了解详细信息。
文件编号： 38-12012牧师* T
第14页63
[+ ]反馈
