初步
CY7C1001
CY7C1002
特点
D
D
D
D
D
D
D
D
高速
t
AA
= 12 ns的
透明写（ 7C1001 ）
CMOS的最佳速度/功耗
低有功功率
910毫瓦
低待机功耗
275毫瓦
2.0V数据保留（可选）
100
W
自动电源关闭时，
取消
TTL兼容的输入和输出
该CY7C1001和CY7C1002高
高性能CMOS静态RAM奥尔加
的发布为262,144 ×4位具有独立的I / O 。
易内存扩展是由AC提供
略去低芯片使能（ CE ）和三个
态驱动器。这两款器件都提供了自动
马蒂奇断电功能，减少了
耗电量的65％以上
取消的时候。
写入设备被实现的
服用这两种芯片使能（ CE ）和write恩
能（ WE）输入低。上的四个数据
输入引脚（我
0
通过I
3
）被写入到
内存位置上指定的地址
销（A
0
至A
17
).
读设备是由德完成
荷兰国际集团的芯片使能（ CE）低，而写恩
I
0
I
1
功能说明
256K ×4的静态RAM
具有独立的I / O
能（ WE）仍然很高。在这些
条件下，内存LO的内容
阳离子的地址引脚指定将AP
梨树上的四个数据输出引脚（O
0
到O
3
).
数据输出引脚上的CY7C1001
和CY7C1002被放置在一个高
阻抗状态时，该设备是DESE
lected （ CE HIGH ） 。该CY7C1002的出
看跌期权也放置在高阻抗
在写操作期间的状态（ CE和WE
LOW ） 。在上一个写操作
CY7C1001 ，输出引脚将携带
相同的数据作为指定后的输入
延时。
该CY7C1001和CY7C1002是无济于事
能够在标准的300英寸宽DIP和
SOJs 。
DIP / SOJ
顶视图
逻辑框图
引脚配置
I
2
I
3
NC
A
16
A
17
A
0
A
1
A
2
A
10
A
11
A
12
A
13
A
14
A
9
I
3
I
2
CE
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
7C1001
7C1002
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
CC
A
15
A
3
A
4
A
5
A
6
A
7
A
8
NC
I
0
I
1
O
0
O
1
O
2
O
3
WE
C1001-2
输入缓冲器
A
2
A
3
A
4
A
5
A
6
A
7
A
8
检测放大器
A
1
行解码器
A
0
O
0
O
1
512 x 512 x 4
ARRAY
O
2
O
3
COLUMN
解码器
动力
下
A
12
A
13
A
14
A
15
A
16
A
17
A
10
A
11
A
9
CE
7C1002 ONLY
WE
7C1001 ONLY
C1001-1
选购指南
7C1001-12
7C1001-15
7C1002-15
7C1001-20
7C1002-20
7C1001-25
7C1002-25
最大访问时间（纳秒）
最大工作电流
7C1002-12
广告
军事
最大待机电流（mA ）商业
军事
赛普拉斯半导体公司
12
165
50
15
155
165
40
40
20
140
150
30
30
25
130
140
30
30
D
3901北一街
1
D
圣荷西
D
CA 95134
D
408-943-2600
1991年11月 - 修订1995年4月
