位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1204页 > CY7C1019L-12VC > CY7C1019L-12VC PDF资料 > CY7C1019L-12VC PDF资料3第1页
019
初步
CY7C1019
128K ×8静态RAM
特点
高速
— t
AA
= 10纳秒
CMOS的最佳速度/功耗
中心电源/接地引出线
自动断电时取消
易于内存扩展CE和OE选项
写设备通过采取芯片使能实现
（ CE）和写使能（ WE）输入低电平。在八个数据I / O
引脚（ I / O
0
通过I / O
7
）将被写入的位置的试样
田间的地址引脚（A
0
至A
16
).
从设备读通过取芯片恩完成
能（ CE）和输出使能（ OE ）低，而强迫写
使能（ WE） HIGH 。根据这些条件下，内容
由地址引脚指定的存储位置将出现
在I / O引脚。
八个输入/输出引脚（ I / O
0
通过I / O
7
）被放置在一个
高阻抗设备时，取消选择状态（ CE
HIGH ）时，输出被禁用（ OE为高电平） ，或写在
操作（ CE低， WE LOW ） 。
该CY7C1019是标准的400密耳宽SOJs可用。
功能说明
该CY7C1019是一个高性能的CMOS静态RAM或 -
8位ganized为131,072字。易内存扩展
由低电平有效的芯片提供使能（CE ） ，有源低
输出使能（OE ）和三态驱动器。此设备具有
自动断电功能，可显著降低
功耗取消的时候。
逻辑框图
引脚配置
SOJ
顶视图
A
0
A
1
A
2
A
3
I / O
0
输入缓冲器
CE
I / O
0
I / O
1
V
CC
V
SS
I / O
2
I / O
3
WE
A
4
A
5
A
6
A
7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
A
16
A
15
A
14
A
13
OE
I / O
7
I / O
6
V
SS
V
CC
I / O
5
I / O
4
A
12
A
11
A
10
A
9
A
8
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
I / O
1
行解码器
I / O
2
检测放大器
512 x 256 x 8
ARRAY
I / O
3
I / O
4
I / O
5
1019–2
CE
WE
OE
COLUMN
解码器
动力
下
I / O
6
I / O
7
选购指南
7C1019–10
最大访问时间（纳秒）
最大工作电流（mA ）
L
最大待机电流（mA ）
L
阴影区域包含预览。
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
1019–1
7C1019–12
12
220
190
10
1
7C1019–15
15
200
175
10
1
10
240
210
10
1
赛普拉斯半导体公司
文件编号： 38-05055牧师**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2001年8月31日
