CY7C1416KV18 ， CY7C1427KV18
CY7C1418KV18 ， CY7C1420KV18
逻辑框图（ CY7C1418KV18 ）
A0
BURST
逻辑
A
(20:0)
21
LD
K
K
20
写添加。解码
阅读添加。解码
A
(20:1)
地址
注册
写
REG
1M ×18阵列
写
REG
18
1M ×18阵列
CLK
将军
产量
逻辑
控制
读/写
C
C
DOFF
读取数据寄存器。
36
控制
逻辑
V
REF
读/写
BWS
[1:0]
18
18
注册。
注册。
注册。 18
18
18
CQ
CQ
DQ
[17:0]
逻辑框图（ CY7C1420KV18 ）
A0
BURST
逻辑
A
(19:0)
20
LD
K
K
19
写添加。解码
阅读添加。解码
A
(19:1)
地址
注册
写
REG
512K ×36阵列
写
REG
512K ×36阵列
36
CLK
将军
产量
逻辑
控制
读/写
C
C
DOFF
读取数据寄存器。
72
控制
逻辑
V
REF
读/写
BWS
[3:0]
36
36
注册。
注册。
注册。 36
36
36
CQ
CQ
DQ
[35:0]
文件编号： 001-57827修订版* B
第32 3
[+ ]反馈
