位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第930页 > CY7C1386DV25 > CY7C1386DV25 PDF资料 > CY7C1386DV25 PDF资料1第1页
CY7C1386DV25 ， CY7C1386FV25
CY7C1387DV25 ， CY7C1387FV25
18兆位（ 512K ×36 / 1M ×18 ）流水线DCD同步SRAM
特点
支持总线运行在高达250MHz的
- 可用的速度等级是250 ， 200 ，和167 MHz的
注册的输入和输出的流水线操作
最佳性能（双循环取消选择）
- 深度扩展无等待状态
2.5V ±5％电源（V
DD
)
快速时钟到输出时间， 2.6纳秒（ 250 MHz器件）
提供高性能3-1-1-1接入速率
用户可选的突发计数器支持Intel
奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
在CY7C1386DV25 / CY7C1387DV25提供
JEDEC标准的无铅100引脚TQFP无铅和无
无铅165球FBGA封装。
CY7C1386FV25 / CY7C1387FV25无铅提供
非无铅119球BGA封装
IEEE 1149.1 JTAG兼容的边界扫描
ZZ睡眠模式选项
功能说明
[1]
该
CY7C1386DV25/CY7C1387DV25/CY7C1386FV25/
CY7C1387FV25 SRAM集成了512K ×36和1米x 18
SRAM单元有先进同步外围电路
和一个2位计数器，对内部突发操作。所有
同步输入端通过由一个控制寄存器控
正边沿触发的时钟输入（CLK） 。同步
输入包括所有地址，所有的数据输入，地址流水线
片选（ CE
1
） ，深度扩展芯片启用（ CE
2
和
CE
3 [2]
） ，突发控制输入（ ADSC ， ADSP和ADV ） ，写
启用（ BW
X
和BWE ）和全局写（ GW ） 。
异步输入包括输出使能（ OE ）和
ZZ引脚。
地址和芯片使注册在上升沿
时钟时，无论是地址选通处理器（ ADSP ）或
地址选通脉冲控制器（ ADSC ）是活动的。随后
猝发地址可以内部产生由作为控制
前进针（ ADV ） 。
地址，数据输入，并写入控制记录片
启动自定时写cycle.This部分支持字节写
行动（见
引脚定义第6页
和
真值表
[4,
5, 6, 7, 8, 9]
第9页
对于进一步的细节） 。写周期可
一到四个字节宽的字节写入控制的控制
输入。 GW低电平有效使写入所有字节。这
器件集成了一个额外的流水线使能寄存器
这会延迟关闭输出缓冲的额外周期
当取消是executed.This功能允许深度
扩展无惩罚系统性能。
该
CY7C1386DV25/CY7C1387DV25/CY7C1386FV25/
CY7C1387FV25工作于+ 2.5V电源。所有
输入
和
输出
是
JEDEC标准
和
JESD8-5-compatible.
选购指南
250兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
2.6
350
70
200兆赫
3.0
300
70
167兆赫
3.4
275
70
单位
ns
mA
mA
笔记
1.为了达到最佳做法或建议，请参考赛普拉斯应用笔记AN1064 ，
SRAM系统设计指南
on
www.cypress.com 。
2. CE
3,
CE
2
对于TQFP只有165 FBGA封装。 119 BGA仅在1芯片使能提供。
赛普拉斯半导体公司
文件编号： 38-05548牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的二月15 ， 2007
