CY7C1019D
1兆位（ 128千× 8 ）静态RAM
1兆位（ 128千× 8 ）静态RAM
特点
■
■
功能说明
[1]
该CY7C1019D是一个高性能的CMOS静态RAM
由8位， 131,072字。易内存扩展
由低电平有效的芯片提供使能（CE ） ，有源低
输出使能（ OE） ，和三态驱动器。此装置具有一
自动断电功能，可显著降低功耗
食用时取消。八个输入和输出引脚
（IO
0
通过IO
7
）被置于高阻抗状态时：
■
■
■
引脚和功能兼容CY7C1019B
高速
t
AA
= 10纳秒
低有功功率
I
CC
= 80毫安， 10纳秒
CMOS的低待机功耗
I
SB2
= 3毫安
2.0 V数据保留
取消时自动断电
CMOS的最佳速度/功耗
中心电源/接地引出线
易内存扩展CE和OE选项
功能上等同于CY7C1019B
可提供无铅32引脚400密耳宽模压SOJ和
32引脚TSOP II封装
■
■
取消选择（ CE HIGH ）
禁用输出（ OE高）
当写操作被激活（CE低电平和WE为低电平） 。
■
■
■
■
■
■
■
通过采取芯片使能（ CE）和写使能写入设备
（ WE）输入低电平。在8 IO引脚上的数据（ IO
0
通过IO
7
）是
然后写入的地址引脚指定的位置（A
0
至A
16
).
从设备读取采取芯片使能（ CE）和输出
启用（ OE ）低，而强迫写使能（ WE） HIGH 。下
这些条件下，存储位置的指定内容
通过地址引脚上出现的IO引脚。
逻辑框图
输入缓冲器
A0
A1
A2
A3
A4
A5
A6
A7
A8
CE
WE
OE
IO0
IO1
行解码器
128K ×8
ARRAY
检测放大器
IO2
IO3
IO4
IO5
IO6
列解码器
动力
下
IO7
记
1.对于SRAM的系统设计指南，请参阅“系统设计指南”赛普拉斯应用笔记，在互联网上可用
www.cypress.com 。
A9
A10
A11
A12
A13
A14
A15
A16
赛普拉斯半导体公司
文件编号： 38-05464牧师* G
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年5月2日
[+ ]反馈
