位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第0页 > CY7C1041CV33_10 > CY7C1041CV33_10 PDF资料 > CY7C1041CV33_10 PDF资料1第1页
CY7C1041CV33
4兆位（ 256千× 16 ）静态RAM
4兆位（ 256千× 16 ）静态RAM
特点
■
功能说明
该CY7C1041CV33是一种高性能的CMOS静态RAM
16位组织为262,144字。
写入装置，以芯片启用（ CE）和写使能
（ WE）输入低电平。如果低字节使能（ BLE ）为低电平，则数据
从I / O引脚（ / IO
0
通过I / O
7
） ，被写入的位置
在地址引脚指定的（A
0
至A
17
） 。如果字节高
使能（ BHE ）为低，然后从IO引脚（数据I / O
8
通过I / O
15
)
被写入的地址管脚的指定位置（一
0
至A
17
).
从设备中读取，需要芯片使能（ CE）和输出
启用（ OE ）低，而强迫写使能（ WE） HIGH 。如果
低字节使能（ BLE）为低电平时，则数据从存储器
由地址引脚指定的位置上出现I / O的
0
到I / O
7
。如果
高字节使能（ BHE ）为低电平，然后从内存中的数据
出现在I / O
8
到I / O
15
。欲了解更多信息，请参阅
真相
表10页
用于读写的完整说明
模式。
的输入和输出管脚（ I / O的
0
通过I / O
15
）被放置在一个
当设备被取消（ CE HIGH ）高阻抗状态，
输出被禁止（ OE HIGH ）时， BHE和BLE的
禁用（ BHE ， BLE HIGH） ，或写操作期间（ CE LOW
和WE LOW ） 。
为了获得最佳的实践建议，请参阅赛普拉斯
应用说明
AN1064 ， SRAM系统的指导。
温度范围
商业： 0 ° C至70℃
引脚和功能与CY7C1041BV33兼容
高速
t
AA
= 8纳秒
低有功功率
360毫瓦（最大）
2.0 V数据保留
取消的时候自动断电
TTL兼容的输入和输出
易内存扩展CE和OE特点
可提供无铅44引脚TSOP II封装
■
■
■
■
■
■
■
■
逻辑框图
输入缓冲器
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
行解码器
256K ×16
RAM阵列
检测放大器
I / O
0
-I / O
7
I / O
8
-I / O
15
列解码器
BHE
WE
CE
OE
BLE
A
10
A
11
A
12
A
14
A
13
A
16
A
17
A
15
A
9
赛普拉斯半导体公司
文件编号： 38-05134牧师* L
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年3月4日
[+ ]反馈
