位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1523页 > CY2510ZXC-1T > CY2510ZXC-1T PDF资料 > CY2510ZXC-1T PDF资料2第5页
CY2509/10
图1. CY2510示例原理
1
AGND
VDD
Q0
Q1
CLK
24
AVDD
23
VDD
22
Q9
21
20
V
DD
0.1
F
2
3
4
5
6
7
8
9
0.1
F
FB
3.3V
0.1
F
10
F
VDD
10
F
FB
CY2510
Q2
GND
GND
Q3
Q4
VDD
OE
Q8
GND
19
GND
18
Q7
Q6
Q5
17
16
15
V
DD
0.1
F
10
11
12
VDD
14
FBIN
13
FBOUT
0.1
F
V
DD
流传意识到
许多系统现在正在设计利用一种叫做技术
扩展频谱频率时序发生。赛普拉斯
一直SSFTG发展的先驱之一，我们
设计这个产品，以免过滤掉扩频
参考输入的功能，假设它的存在。当一个零
通过，延迟缓冲器的目的不是通过频谱扩展功能
结果是可能导致一个显著量跟踪歪斜的
问题在需要同步的系统。
有关扩频时钟技术的更多信息，请
看到赛普拉斯应用笔记题为“ EMI抑制
技术与SSFTG芯片。 “
插入在反馈路径中其它设备
另一个不错的功能可由于外部反馈是
同步信号为从一些来的信号的能力
其他设备。这种实现可以适用于任何设备
专用集成电路（ASIC ，多输出时钟缓冲器/驱动器等），被放入
反馈通路。
指
图2中，
如果在ASIC /缓冲器和之间的迹线
该时钟信号（多个） （ A）的目标是在长度上等于所述
缓冲区和FBIN引脚之间的走线，在信号
目的地的设备将在同一时间被驱动为高电平的
提供给ZDB参考时钟变为高电平。同步
在ZDB的其它输出到输出形成的ASIC /缓冲器
是更复杂但如在任何传播延迟
ASIC /缓冲器必须考虑。
图2.额外的缓冲反馈路径示例
概要
如何实现零延迟
通常，零延迟缓冲器（ ZDBs ）的使用，因为一
设计师想要提供的时钟信号的多个副本中
彼此同相。背后ZDBs的整个概念是，
在目的地芯片的信号都变为高电平的
同时输入到ZDB 。为了实现这一点，布局
必须补偿ZDB之间的走线长度的
目标设备。的补偿方法进行说明。
外部反馈是，允许该补偿的特点。
因为在ZDB锁相环将使反馈信号是
的相位与基准信号。当铺设了板，
匹配输出之间的走线长度被用于饲料
背面和FBIN输入到PLL。
如果期望以添加一个小的延迟，或稍先于
输入信号，这也可能受到影响或者使跟踪
到FBIN比脚的痕迹，以短一点或长一点
该器件提供时钟。
参考
信号
反馈
输入
零
延迟
卜FF器
ASIC /
卜FF器
A
文件编号： 38-07230牧师* E
第11个5
