CY14C256PA
CY14B256PA
CY14E256PA
串行外设接口
SPI概述
SPI是带片选（ CS ），一个四针接口，串行输入
（ SI ） ，串行输出（ SO ）和串行时钟（ SCK ）引脚。
CY14X256PA提供了通过SPI串行访问的nvSRAM
界面。在CY14X256PA SPI总线的速度向上运行
104兆赫除RDRTC和READ指令。
SPI是一个同步串行接口，它使用的时钟和
数据引脚的存储器访问，并支持在多台设备
数据总线。在SPI总线上的设备使用CS引脚激活。
芯片选择，时钟和数据之间的关系所决定
由SPI模式。 CY14X256PA支持SPI模式0和3。
这两种模式下，数据被移入的nvSRAM在上升
SCK的边缘，从第一个上升沿开始进入CS后
活跃的。
SPI协议是由操作码控制。这些操作码
指定从总线主机的命令，从设备。
后CS被激活从总线传输的第一个字节
主人是操作码。下面的操作码，任何地址和
然后数据被传送。在CS必须经过一个变为无效
操作完成之前，可以发出一个新的操作码。
在SPI协议中使用的常用术语如下：
SPI主
SPI主设备控制SPI总线上的操作。一
SPI总线只能有一个主站与一个或多个从
设备。所有的奴隶共享同一个SPI总线和
主人可以选择任何使用CS引脚上的从属设备。所有
该操作必须由主激活从启动
设备通过拉动从低的CS引脚。主人还
产生SCK和SI和SO的所有数据传输
线与该时钟同步的。
SPI从机
SPI从设备由主通过芯片启动
选择线。从器件得到SCK为从SPI输入
主机和所有的通信与此同步
时钟。 SPI从不会启动SPI总线上的通信
并作用于从主指令。
CY14X256PA作为一个从设备，并可以共享SPI
总线与多个CY14X256PA设备或其它SPI设备。
片选（ CS ）
选择任何从机，主机需要拉下
相应的CS引脚。任何指令都可以颁发给
从器件仅在CS引脚为低电平。
该CY14X256PA被选中当CS引脚为低电平。当
该装置没有被选中，通过SI引脚的数据被忽略，并且
串行输出引脚（SO ）保持在高阻抗状态。
记
新的指令必须以CS的下降沿。
因此，只有一个操作码可以为每个有源芯片发出
选择循环。
串行时钟（ SCK ）
串行时钟由SPI主控和生成的
通信与此时钟同步CS变后
低。
CY14X256PA允许SPI模式0和3的数据
通信。在这两种模式中，输入由锁存
在SCK和输出的上升沿，从设备
发表下降沿。因此， SCK的第一个上升沿
标志着第一位的SPI指令的到来（ MSB ）
SI引脚。此外，所有的数据输入和输出都与同步
SCK 。
数据传输SI / SO
SPI数据总线由两条线组成， SI和SO ，串行数据
通信。该SI也被称为主出从
在（ MOSI ）和SO被称为主入从出（ MISO ） 。
到从主机发出指令，通过SI引脚，
而从通过响应SO引脚。多个从
设备可以共享SI和如前所述的SO行。
CY14X256PA有两个独立的引脚， SI和SO ，它可以
与主站相连，如图
图3第7页。
最显著位（MSB）
SPI协议规定，要被发送的第一个位是
最有效位（MSB ） 。这都是有效的地址和
数据传输。
CY14X256PA需要2字节地址为任何读或写
操作。但是，由于该地址是唯一的15位，它
意味着，它被馈送的第一MSB位被器件忽略。
虽然该位是“无关” ，赛普拉斯建议此位
被视为“0” ，以便顺利过渡到更高的内存
密度。
串行操作码
之后，从设备选择与CS变低，第一
接收到的字节被当作操作码为预定的操作。
CY14X256PA使用标准的操作码的存储器访问。
除了存储器访问， CY14X256PA提供
额外的操作码为特定的nvSRAM功能：存储，
回想一下，自动存储启用，并自动存储禁用。请参阅
表1第9页
对操作码的详细信息。
无效的操作码
如果接收到一个无效的操作码，操作码被忽略，
设备将忽略SI引脚上，直到任何额外的串行数据
下一个下降沿CS和边缘的SO引脚保持三态。
状态寄存器
CY14X256PA有一个8位的状态寄存器。在状态的位
寄存器用于配置SPI总线。这些位
在所描述的
表3第10页。
文件编号： 001-65281修订版* B
第44 6
[+ ]反馈
