XR17D154
通用（ 3.3V和5V ） PCI总线的UART QUAD
xr
修订版1.2.0
AC于3.3V PCI总线接口电气特性（ VIO = 3.0-3.6V ， VCC = 3.0-5.5V ）
TA=0
o
70
o
C (-40
o
+85
o
下工业级封装） 。
S
YMBOL
XTAL1
ECLK
P
ARAMETER
UART晶体振荡器
外部时钟
M
IN
M
AX
24
33
50
T
ECLK
外部时钟周期
(T
ECLK
= 1 / ECLK ）
外部时钟高/低
时间
开关电流高
开关电流低
高钳形电流
低钳位电流
输出上升斜率
输出下降斜率
CLK周期时间
CLK高电平时间
CLK低的时间
CLK摆率
T
VAL
T
ON
T
关闭
T
格局
T
HOLD
T
PRST
T
CRST ＃
CLK在信号有效延迟
FL燕麦主动延迟
积极为FL燕麦延迟
输入设置时间CLK -
汇流排信号
输入保持时间从CLK
RST ＃活动时间后，
电源稳定
RST ＃活动时间后CLK
稳定
RST ＃转换率
7
0
1
100
50
30
20
13
8
-12VIO
16VIO
25+(Vin-VIO-1)/0.015
-25+(Vin+1)/0.015
1
1
30
11
11
1
2
2
28
4
11
4
4
U
尼特
兆赫
兆赫
兆赫
ns
ns
ns
ns
mA
mA
mA
mA
V / ns的
V / ns的
ns
ns
ns
V / ns的
ns
ns
ns
ns
ns
ms
us
毫伏/ NS
N
OTES
片上振荡器。
VCC = 3.3V ± 10 ％
VCC = 5V ±10 ％
VCC = 3.3V ± 10 ％
VCC = 5V ±10 ％
VCC = 3.3V ± 10 ％
VCC = 5V ±10 ％
见PCI规范
修订版2.3
见PCI规范
修订版2.3
VIO + 4 >输入电压
≥
VIO+1
-3 <输入电压
≤
-1
0.2VIO - 0.6VIO负荷
0.6VIO - 0.2VIO负荷
PCI总线时钟， CLK
T
ECH ，
T
ECL
I
OH （ AC）
I
OL （AC）的
I
CH
I
CL
SLEW
R
SLEW
F
T
CYC
T
HI
T
LO
∞
56
