XR17D154
通用（ 3.3V和5V ） PCI总线的UART QUAD
4.1.3
TX FIFO中的数据，在0x100的地方，是0x300 ， 0x500处加载， 0x700
xr
修订版1.2.0
TX FIFO的数据（直至最大64字节）可以在单个脉冲串的32位写操作被加载
（最多16个DWORD写入） ，在内存中的位置为0x100 （通道0 ） ，是0x300 （通道1 ） ， 0x500处（通道2 ）
和0x700 （通道3）。
W
RITE
TX FIFO
写N + 0到n + 3
写N + 4至N + 7
等等
B
YTE
3
FIFO数据n + 3
FIFO数据n + 7
B
YTE
2
FIFO数据n + 2
FIFO数据n + 6
B
YTE
1
FIFO数据n + 1
FIFO数据n + 5
B
YTE
0
FIFO数据n + 0
FIFO数据n + 4
通道0至3传输数据以32位对齐通过配置寄存器地址
0100 ， 0x0300 ， 0x0500和0x0700
发送数据字节n + 3
B7 B6 B5 B4 B3 B2 B1 B0
发送数据字节n + 2
B7 B6 B5 B4 B3 B2 B1 B0
发送数据字节n + 1
B7 B6 B5 B4 B3 B2 B1 B0
发送数据字节n + 0
B7 B6 B5 B4 B3 B2 B1 B0
PCI总线
数据位31
PCI总线
数据位0
4.2
FIFO的数据加载和卸载通过UART通道寄存器， THR
和RHR中的8位格式
苏氨酸和RHR寄存器地址，通道0 3所示
表9
下文。在THR和RHR
每个通道0 3的地址0x0000 ， 0x0200 ， 0x0400的和为0x0600位于顺序。发送
写入到该地址时和接收数据的数据字节加载到THR从RHR卸
阅读该地址时注册。 THR与RHR寄存器16C550在8位格式兼容，所以
每个总线操作只能写入或读取的字节数。
T
ABLE
9: T
RANSMIT和
R
ECEIVE
D
ATA
R
EGISTER IN
B
YTE格式
, 16C550
兼容
THR和RHR地址位置为CH0至CH3 （ 16C550兼容COM ）
建华0 0×00 0瓦特仪式牛逼H·R
建华0 0×00 0 R EAD R H
建华1 0x20的0瓦特仪式牛逼H·R
建华0x20的1 0 R EAD R H
建华2 0X40 0瓦特仪式牛逼H·R
建华2 0X40 0 R EAD R H
CH 3从0x60 0瓦特仪式牛逼H·R
CH 3从0x60 0 R EAD R H
B它- 7
B它- 7
B它- 7
B它- 7
B它- 7
B它- 7
B它- 7
B它- 7
B它- 6
B它- 6
B它- 6
B它- 6
B它- 6
B它- 6
B它- 6
B它- 6
B它- 5
B它- 5
B它- 5
B它- 5
B它- 5
B它- 5
B它- 5
B它- 5
B它- 4
B它- 4
B它- 4
B它- 4
B它- 4
B它- 4
B它- 4
B它- 4
B它- 3
B它- 3
B它- 3
B它- 3
B它- 3
B它- 3
B它- 3
B它- 3
B它- 2
B它- 2
B它- 2
B它- 2
B它- 2
B它- 2
B它- 2
B它- 2
B它- 1
B它- 1
B它- 1
B它- 1
B它- 1
B它- 1
B它- 1
B它- 1
B它- 0
B它- 0
B它- 0
B它- 0
B它- 0
B它- 0
B它- 0
B它- 0
78 4T H·R R H ，R 1
26
