不推荐用于新设计
CAT521
没有时钟是在系统上电需要。该
CAT521内部上电复位电路的负载数据
从非易失性存储器中的DPP不使用
外部时钟。
由于数据传输是边沿触发干净的时钟
转换是必要的，以避免错误地计时
数据写入控制寄存器。标准CMOS和
TTL逻辑系列在这方面很好地工作，这是
建议用于任何机械开关
面包板或器件评估会
由触发器或其它合适的去抖去抖
电路。
V
REF
V
REF
，销V的电压施加
REFH
＆放大器; V
REFL
,
台民进党零到满量程输出范围在哪里
V
REFL
=零和V
REFH
=满量程。 V
REF
可以跨越
全电源电压范围或只是一小部分。在
典型应用V
REFH
＆放大器; V
REFL
连接
整个电源轨。当使用小于
在整个电源电压mindfull放置的限制
在V
REFH
和V
REFL
如在规定的参考
直流电气特性部分。
就绪/忙
当将数据保存到非易失性存储器，所述
就绪/忙输出中（ RDY / BSY ）信号的开始和
时间擦除/写周期。在接收到
命令来存储数据（ PROG变为高电平）， RDY / BSY
变为低电平并保持低电平，直到编程周期
完整的。在此期间， CAT521将忽略任何
出现在DI ，没有数据的数据将在DO输出。
RDY / BSY内部相与低电压电
检测电路监视V
DD
。如果V
DD
低于
所需的EEPROM编程最小值
图1.写入内存
to
1
2
3
4
5
6
7
8
9
RDY / BSY仍将高位运行以下程序
命令，指示未记录所需
在非易失性存储器中的数据。
数据输出
数据串行输出由CAT521 ， LSB在前，通过
数据输出（ DO ）引脚以下的接待
由数据输入（ DI）的起始位和两个地址位。
DO变得活跃，每当CS变为高电平，
恢复其高阻抗三态模式时， CS
返回低电平。三态DO引脚允许多个
521S共享一个单一的串行数据线和简化
接口的多个521S到微处理器。
写存储器
编程CAT521的非易失性存储器是
通过控制信号来完成：片选
（CS）和程序（PROG） 。在CS为高电平，起始位
接着是2位DPP地址和8位数据
通过被移入民进党雨刮器控制寄存器
DI引脚。输入的数据在时钟的上升沿。该
在时钟DPP输出变化到其新的设定
周期之后D7 ，最后一个数据位。
编程是通过使PROG高完成
经过一段时间的起始位和至少为150ns前
在时钟周期的上升沿立即
下面的D7位。在D7位后两个时钟周期
民进党雨刮器控制寄存器将准备好接收
下一组地址和数据比特。该时钟必须
保持整个规划周期运行。
内部控制电路需要生成的关怀和
斜坡向上的编程电压进行数据传输
到非易失性存储器单元。该CAT521非
易失性存储器单元将承受超过100万写
周期，并将保留的数据最少百年
没有被刷新。
10
11
12
N
N+1 N+2
CS
新民进党DATA
DI
1
A0
A1
D0
D1
D2
D3
D4
D5
D6
D7
当前民进党DATA
DO
D0
D1
D2
D3
D4
D5
D6
D7
PROG
RDY / BSY
民进党
产量
当前
民进党价值
NON- VOL ATILE
新
民进党价值
挥发物
新
民进党价值
NON- VOL ATILE
2008 SCILLC 。版权所有。
特性如有变更，恕不另行通知
7
文档。编号MD- 2003版本我
