Bt8110/8110B
高容量ADPCM处理器
附录C 。 E1语音压缩
C.1简介
C.1.3微处理器接口和每个通道配置
该Bt8510的微处理器接口提供了所有的控制和状态
对于E1线路的功能;它也可以被用来插入和在此提取的信号
应用程序。
为Bt8110 / 8110B的连接中给出
表C - 1 。
仅7位
地址/数据总线是必需的。六个高地址位的任一项中，A [13： 8] ，
微处理器可以作为一个芯片选择信号。该Bt8110 / 8110B可以
由任一8051型或68HC11型的接口进行操作。仅8051
连接在给定的
表C - 1 。
对于68HC11 ，电子信号必须
连接到WR *和AS信号到ALE 。的其它连接是相同的。
表C - 1 。 Bt8110 / 8110B微处理器连接
ADPCM处理器引脚
MICREN
ALE
WR *
CS
AD[0]
AD[1]
AD[2]
AD[3]
AD[4]
AD[5]
AD[6]
功能
启用
地址锁存使能
写使能
芯片选择
地址/数据
地址/数据
地址/数据
地址/数据
地址/数据
地址/数据
地址/数据
英特尔8051
VCC
ALE
WR *
A [ N]
AD[0]
AD[1]
AD[2]
AD[3]
AD[4]
AD[5]
AD[6]
表C - 2
给出的地址映射和控制的位的解释
场。在本申请中的0x40地址必须被正确地设置到0x1C处的一个值，以
设置Bt8110 / 8110B的模式。写解决0X40将使模式
该Bt8110 / 8110B的进行设置。至少750纳秒之间必须被允许
连续写操作Bt8110 / 8110B 。
表C - 2
还提供了每通道控制寄存器的位的解释。
比特D [ 3：0]每个编码器和解码器的信道控制的选择的特定
要使用的ADPCM码;注意到图6和7中的十六进制值是这些位无效
位置。 ROM代码可从科胜讯。位D [ 6 ]使A律PCM
当设置为1的编码比特D [ 5 ]可以使算法复位功能，当设置为
1.该操作设置Bt8110 / 8110B到固定的内部参数
值，如在ITU-T建议G.726和ANSI标准所规定
T1.303 。位D [ 4 ]使得当设置为1。对于编码器透明运行
信道，当透明位被设置，所有的8比特的PCM被转移到
输出具有相同的延迟时的ADPCM解码正在发生。对于
解码器中， 5的ADPCM输入和两个嵌入式编码输入是
传送到PCM串行输出具有相同的延迟时的ADPCM
解码正在发生。在Bt8110只中，输入到PSIG [0 ]时，至少
显著位，必须在该应用程序中的逻辑低电平举行（此引脚具有
内部下拉电阻） 。
100060C
科胜讯
C-5
