Bt8110/8110B
高容量ADPCM处理器
图2-6 。硬件控制时序交错
参考文献。周期
8.192 (6.144)
MHz时钟
SYNC
ADPCM_STB
PCM_STB
4.096
（ 3.072 ） Mbit / s的
serial_in
PSIG [7 ：0]的
CODE[1],
CODE[0]
OPT ， EMB
RESET
PCM-0
SERIAL_OUT
D[7:0]
ADPCM - 30 （ 22 ）
D [ 7 ： 0 ]诠释
(1)
2.0功能描述
2.4硬件控制
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
I1
I2
I3
I4
I5
S
2
3
4
5
6
7
8
I1
I2
I3
I4
I5
ADPCM -31 （23）
PCM-0
ADPCM-0
ADPCM -31 （23）
PCM-0
ADPCM-0
ADPCM-0
I4
I5
S
2
3
4
5
6
7
8
I1
I2
5
6
7
8
I1
I2
I3
ADPCM - 30 （ 22 ）
PCM- 29 （ 21 ）
ADPCM - 30 （ 22 ）
PCM- 29 （ 21 ）
ADPCM -31 （23）
PCM- 29 （ 21 ）
ADPCM -31 （23）
注： （S ） ：
(1)
Bt8110B而已。
100060_011
100060C
科胜讯
2-15
