SX -A系列FPGA
4 QCLKBUFS
2象限
4
5:1
5:1
象限3
QCLKINT （数组）
4
象限0
5:1
QCLKINT （数组）
5:1
1象限
QCLKINT （数组）
图1-9
SX -A QCLK架构
QCLKINT （数组）
OE
从内在逻辑
时钟网络
从内在逻辑
CLKBUF
CLKBUFI
CLKINT
CLKINTI
CLKBIBUF
CLKBIBUFI
图1-10
A54SX72A路由时钟和缓冲器QCLK
QCLKBUF
QCLKBUFI
QCLKINT
QCLKINTI
QCLKBIBUF
QCLKBIBUFI
1 -6
v5.1
